操作方法以及感测放大器与流程.docxVIP

PAGE PAGE 1 操作方法以及感测放大器与流程 [0001]本发明有关于一种非挥发性内存的感测放大器，特殊有关于一种用以克服制程飘移的非抱负效应且允许操作于更高速度的具有偏移消退的感测放大器。背景技术：[0002]感测放大器在本事域是众所皆知的，并且通常用于许多类型的集成电路中，例如具有多个列以及多个栏之内存单元的随机存取半导体存储装置，用以侦测以及放大由内存单元所产生的信号。[0003]为了存取特定内存单元组(即，位于内存数组中的字(word))，所欲耦接之该内存单元组的列地址以及栏地址必需先被译码。举例来说，在一静态随机存取内存数组中，数组中的每一内存单元耦接至两条位线，且该两条位线互为反相。这两条位线称之为“真位线”以及“补位线”，共同组成一栏，其地址必需先被译码后才干将状态读取或写入耦接至该栏之内存单元。[0004]然而，锁存型感测放大器之输入级的不匹配将打算能够被侦测的敏感度以及最小的电压差。因此，有须要最小化锁存型感测放大器的不匹配以增进锁存型感测放大器的效能。技术实现要素：[0005]本发明在此提出了一种用于非挥发性内存之感测放大器，感测放大器包括多个交错耦合锁存，用以交替地且并列地操作于归零状态以及感测状态。因此，每一交错耦合锁存在进入感测状态前就会提早先完成归零状态，使得侦测数据的速度得以更快。[0006]按照本发明之一实施例，一种适用于一感测放大器所述的操作办法，其中上述感测放大器包括一第一交错耦合锁存以及一其次交错耦合锁存，其中上述第一交错耦合锁存以及上述其次交错耦合锁存之每一个包括一第一晶体管对以及耦接至上述第一晶体管对之个别的栅极端之一耦合电容对。上述操作办法包括在一第一阶段中，对上述第一交错耦合锁存之上述耦合电容对充电而达成归零的目的，且提供一第一组输入电压至上述其次交错耦合锁存；以及在紧接着上述第一阶段之一其次阶段中，对上述耦合电容对放电以消退(cancel)上述第一晶体管对之不匹配，且比较提供至上述其次交错耦合锁存之上述第一组输入电压而产生一第一组输出电压。[0007]按照本发明之一实施例，一种感测放大器包括一第一交错耦合锁存、一其次交错耦合锁存、一输入开关组以及一输出开关组。上述第一交错耦合锁存操作于一充电状态以及一放电状态。上述其次交错耦合锁存对应上述第一交错耦合锁存操作于上述充电状态而操作于一取样状态，对应上述第一交错耦合锁存操作于上述放电状态而操作于一比较状态。上述输入开关组对应上述其次交错耦合锁存操作于上述取样状态以及上述比较状态，而将一输入电压组提供至上述其次交错耦合锁存。上述输出开关组对应上述其次交错耦合锁存操作于上述比较状态，而耦接至上述其次交错耦合锁存。附图解释[0008]图1显示按照本发明之一实施例所述的感测放大器的方块图；[0009]图2显示按照本发明之一实施例所述的感测放大器的电路图；[0010]图3显示按照本发明之一实施例所述的感测放大器的时序图；[0011]图4显示按照本发明之一实施例所述之交错耦合锁存的电路图；[0012]图5显示按照本发明之另一实施例所述之交错耦合锁存的电路图；以及[0013]图6显示按照本发明之一实施例所述之交错耦合锁存之操作的流程图。详细实施方式[0014]以下解释为本发明的实施例。其目的是要举例解释本发明普通性的原则，不应视为本发明的限制，本发明之范围当以申请专利范围所界定者为准。[0015]图1显示按照本发明之一实施例所述的感测放大器的方块图。1所示，感测放大器100包括一组输入开关110、第一交错耦合锁存121、其次交错耦合锁存122、一组输出开关130以及控制器140。按照本发明之一实施例，第一交错耦合锁存121以及其次交错耦合锁存122具有相同的电路结构。[0016]输入开关110用以未来自位线bl以及反向位线blb之一组输入电压vi提供至第一交错耦合锁存121或其次交错耦合锁存122。第一交错耦合锁存121或其次交错耦合锁存122感测提供之输入电压vi，而产生一组输出电压vout。输出开关130未来自第一交错耦合锁存121或其次交错耦合锁存122之输出电压vout，提供至输出节点no以及反向输出节点nob。[0017]控制器140控制输入开关110而将输入电压vi提供至第一交错耦合锁存121或其次交错耦合锁存122，以及控制输出开关130输出由第一交错耦合锁存121或其次交错耦合锁存122所产生之输出电压vout。此外，控制器140更控制第一交错耦合锁存121以及其次交错耦合锁存122依序地且重复地操作于充电状态、放电状态、取样状态以及比较状态。当第一交错耦合锁存121操作于充电状态以及放电状态时，其次交错耦合锁存12