专用集成电路设计.ppt

2.1 引言 2.2 集成电路制造工艺简介 2.3 版图设计技术 2.4 电参数设计规则 ;2.4.2 MOS电容; (1) 栅极电容：与该逻辑门输出端相连各管的 输入电容。 (2) 扩散区电容：与该逻辑门输出端相连的 漏区电容。 (3) 布线电容：该逻辑门输出端连到其它各门 的连线形成的电容。;1. MOS电容特性;积累层电容 由于积累层本身是和衬底相连的， 所以栅电容可近似为：;2) 耗尽层;UGUT， P型衬底中的电子（少数载流子）被吸引到表面， 形成???型层， 实际上就是N型导电沟道，见图（c）。 由于在栅极下面形成了一个导电能力很强的反型层， 在低频时， 栅极电容又变为C0。但是， 反型层中的载流子（电子）不能跟随栅电压的高频变化， 因此, 高频时的栅极电容仍然是最大耗尽状态下的栅极电容。;2. MOS器件的电容;MOS管的栅极电容：;(3) 饱和区（UGS-UTUDS）。 此时沟道是一强反型层， 靠近漏区的一端被夹断， 因此CGD=0， 而CGS增加为：;图2 - 20 总的栅极电容与UGS的关系 ;3. 扩散区电容;图 2 - 21 (a) 扩散电容基本结构； (b) 扩散电容模型; 随着工艺的改进， 在扩散区面积逐渐减小的情况下， 侧壁电容就变得非常重要了。 典型N阱1 μm工艺扩散电容值列于表2 -6中(单位： pF/μm2)。 ;4. 布线电容;图 2 - 22 平行板电容及边缘效应;第三章 MOS集成电路器件基础 ;预期MOS管有什么特性：;3.1 MOS场效应管(MOSFET)的结构及符号 ; 由于源漏结的横向扩散， 栅源和栅漏有一重叠长度为LD， 所以导电沟道有效长度(Leff)将小于版图中所画的导电沟道总长度，用L表示。 W表示沟道宽度。; (a) PMOS管;但互补型CMOS技术中NMOS和PMOS要做在同一晶片，即同一衬底上。因此必须为某一器件做一个称之为“阱(Well)”的“局部衬底”。 通常把PMOS器件做在N阱中，同时N阱要接一定电位，通常高电位UDD，以保证PMOS的漏源结保持反偏。;3.1.3 MOS管常用符号;２．工作原理;阈值电压（回答第一个问题： UG多大时器件导通？换句话说，阈值电压多少？ ）以NMOS为例。;图3-5给出增强型NMOS管和PMOS管工作在恒流区的转移特性， 其中UTHN(UTHP)为开启电压， 即阈值电压。 PMOS的导通现象类似于NMOS，但其所有的极性都是相反的。栅源电压足够“负”，在氧化层和N 衬底表面就会形成一个由空穴组成的反型层。;NMOS阈值电压UTHN的定义为界面反型层的电子浓度等于P型衬底的多子浓度时的栅极电压。 UTHN与材料、 掺杂浓度、 栅氧化层电容等诸多因素有关。 还可以通过向沟道区注入杂质， 从而改变氧化层表面附近的衬底掺杂浓度来控制阈值电压的大小。 ;增强型MOS和耗尽型MOS;3.2.2 MOS管的输出特性; 在预夹断点之前，即 UDSUGS-UTH，管子工作在线性区，此时UDS增大，ID明显增大。 若 UDS=UGS-UTH ，则沟道在漏区边界上被夹断， 因此该点电压称为预夹断电压。 而在预夹断点之后，即 UDSUGS-UTH，管子工作在恒流区，此时UDS增大，大部分电压降在夹断区，对沟道电场影响不大，因此电流增大很小。;3.2.3 MOS管的电流方程; 此时电流： ID=-WCox( UGS-UTH-Ux )v。对于半导体， v=μE，其中μ是载流子的迁移率，E是电场。 注意到 E(x) =-dUx/dx，电子迁移率用μn表示。则电流： ID=WCox( UGS-UTH-Ux ) μn ( dUx/dx ) 对应边界条件为U(x=0)=0和U(L)=UDS 。上式两边都乘dx并积分可得： 由于ID沿沟道是常数，则： ;4、若漏源电压UDSUGS-UTH，沟道电流被夹断，漏极电流并不遵循抛物线特性。在饱和区，此时，沿轨道x点处电荷： Qd(x)= WCox( UGS-UTH-Ux ) 积分： x≈L，则电流： ; 随着栅漏电压差增大，实际的导电沟道逐渐减小，则x实际上是UDS的函数，这一效应称为“沟道调制效应”。 定义x=L-△x，即1/x ≈(1+ △x/L) /L，假设△x/L与UDS是线性的，即