EDA四位十进制频率计课程设计报告解析.pdfVIP

Hefei University 在 系 统 编 程 课 程 设 计 课题名称 4 位十进制频率计的设计 姓 名 钟文俊 学 号 1105012012 院 系 电子信息与电气工程系 专 业 电子信息工程 指导教师 黄慧 2013 年 12 月 28 日 4 位十进制频率计的设计 一 、设计目的 1 、学习掌握频率计的设计方法。 2、掌握动态扫描输出电路的实现方法。 3、学习较复杂的数字系统设计方法。 二、设计的主要内容和要求 4 位十进制频率计外部接口设计， 顶层文件设计，包含 4 个模块，Tctl ，Reg16， scan_led 和一个 x4cnt10 （4 个十进制计数器）。 三、整体设计方案 1、设计方案 根据频率计的定义和频率测量的基本原理： 频率计即是指单位时间 1 秒内输 入脉冲个数并显示出来的电路。 因为要显示被测信号的， 只要限制计数器的计数 过程为一秒则计数器的结果即为被测信号的频率。频率值为： Fx=N，N为一秒内 计数器所计脉冲个数。因为是 4 位十进制频率计计数器是模为 9999 的十进制加 法计数器，可以由 4 个模为 10 的十进制计数器级联而成，所以可以显示的频率 范围是 1-9999HZ。因此，频率计的功能分割成四个模块：计数器，测频控制信 号发生器和输出锁存器， 。各个模块均用 VHDL语言描述 。待测信号的转速必须 有一个脉宽为 1 秒的输入信号脉冲计数允许的信号； 1 秒计数结束后，计数值锁 入锁存器的锁存信号， 并有为下一测频计数周期作准备的计数器清零信号。 这三 个信号可以由一个测频控制信号发生器产生。 当系统正常工作时， 标准信号提供 频率为 1 Hz 的输入信号，经过测频控制信号发生器进行信号变换，产生计数信 号，将被测信号当做脉冲信号送入计数器模块， 计数模块对输入的脉冲个数进行 计数数结束后， 将计数结果送入锁存器中， 保证系统可以稳定显示数据， 计数结 果能够显示在七段数码显示管上。 根据系统设计要求， 要实现一个 4 位十进制数字频率计， 则要设计测频控制 信号发生器模块 tct1 、四位十进制加法计数器模块 x4cnt10 、reg16 锁存器模块 , 七段译码显示模块 scan_led 其原理框图如下图所示。 测 七 频 锁存器 段 控