数字电路触发器详解.ppt

精选ppt 5.4 脉冲触发的触发器 广东工业大学 自动化学院 ┐表示延迟输出，即上升沿动作 有小圆圈 表示CLK=0期间 接收信号 注：若CLK以低电平为有效状态时，则Q的状态变化发生在CLK的上升沿（↑）。 见课本P251图P5.11 广东工业大学 自动化学院 5.4 脉冲触发的触发器 2. 在CLK=1（有效电平）期间，输入信号都将对主触发器起作用。 出现的问题： 在CLK=1（有效电平）的期间，如果输入信号发生变化，若直接用CLK下降沿到达时的输入信号去判断输出状态，有可能出现判断错误。 主从JK触发器在CLK＝1期间，不论JK端发生了多少次变化，主触发器只可能翻转一次。 称为JK触发器的 一次变化问题 5.4 脉冲触发的触发器 广东工业大学 自动化学院 CLK R S Q 0 1 0 0 1 0 初始状态 广东工业大学 自动化学院 5.4 脉冲触发的触发器 Q 1 0 0 0 0 1 1 1 0 0 初始状态 J CLK K 一次变化问题 一次变化问题 广东工业大学 自动化学院 5.4 脉冲触发的触发器 脉冲触发的触发器对输入信号的要求： 只有在CLK=1的全部时间里，输入信号保持不变，用CLK下降沿到达时的输入状态来决定触发器的次态才能保证是正确的。否则，就必须考虑在CLK=1期间输入状态的全部变化过程，才能确定CLK下降沿到来时触发器的次态。 广东工业大学 自动化学院 5.5 边沿触发的触发器 由于脉冲触发的触发器在CLK=1的期间，如果输入信号发生变化时，若直接用CLK下降沿到达时的输入信号去判断输出状态，有可能出现判断错误，所以抗干扰能力差。为了提高触发器工作的可靠性，希望触发器的次态（新的状态）仅决定于CLK的下降沿（或上升沿）到达时刻输入信号的状态，与CLK的其它时刻的信号无关。这样出现了各种边沿触发器。 目前主要有利用CMOS传输门的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器以及利用二极管进行电平配置的边沿触发器等等几种。 广东工业大学 自动化学院 5.5 边沿触发的触发器 一、利用CMOS传输门的边沿触发器 1. 电路结构 TG1和TG4的工作状态相同 TG2和TG3的工作状态相同 5.5 边沿触发的触发器 广东工业大学 自动化学院 2. 工作原理 （1） CLK=0时 0 1 0 导通 截止 TG1导通，TG2断开——输入信号D 送入FF1，Q1跟随D端的状态 变化，即Q1=D。 D D D? 截止 导通 TG3断开，TG4导通—— 反馈通路接通，FF2自锁，维持原来的 状态不变。 5.5 边沿触发的触发器 广东工业大学 自动化学院 2. 工作原理 （2） CLK↑(上升沿)到达时 1 0 1 截止 导通 TG1断开，TG2导通——输入不能D 送到FF1，Q1保持原输入 状态不变。 导通 D D? 截止 D? D TG3导通，TG4断开——FF1的状态送到Q端，Q=Q1=D 。 这是一个上升沿触发的D触发器。 广东工业大学 自动化学院 5.5 边沿触发的触发器 3. 特性表 1 X 1 0 X 0 X X X 4. 图形（逻辑）符号 触发器的状态仅仅取决于CLK信号上升沿到达前瞬间的D信号 Q Q C1 CLK 1D D CLK没有小圆圈 表示上升沿触发 表示边沿触发 表示CLK的上升沿触发 广东工业大学 自动化学院 5.5 边沿触发的触发器 带异步输入端的边沿D触发器 异步输入端 没有小圆圈 表示高电平有效 异步输入端 没有小圆圈 表示高电平有效 广东工业大学 自动化学院 5.5 边沿触发的触发器 [例]设触发器初态为 0，试对应输入波形画出 Q 的波形。 Q Q CLK D C1 1D 解： D CLK Q C1 1 0 初始状态 在波形图时，应注意以下两点： （1）触发器的触发翻转发生在CLK的上升沿。 （2）判断触发器次态的依据是CLK上升沿前一瞬间输入端的状态。 上升沿动作 5.5 边沿触发的触发器 广东工业大学 自动化学院 [例]给定的触发器如下图所示，试对应输入波形画出 Q 的波形。 Q 1 1 1 1 0 1 1 1 1 0 异步输入端 有小圆圈 表示低电平有效 异步置0 0 异步置0 广