ARINC429总线收发器芯片DEI1016的原理及应用.docVIP

ARINC429总线收发器芯片 DEI1016的原理及应用 摘要简要介绍了公司的1016芯片的功能，详细说明了利用1016芯片 实现429协议数据通讯系统的设计方法，给出了比较具体的电路设计及软 件解决方法。 关键词429;差分输出；；可编程器件1 概述目前，ARINC429收发器主要以DeviceEngin eering公司的DEI1016及ED429来配套使用。 范文先生网收集整理其中DEI1016提供有标准航空串行数据 和16bit宽数据总线接口。 该接口电路包括一个单通道发送器、两个独立的接收通道和可选择操 作方式的可编程控制器。 发送器电路包括一个发送缓存器和一个控制逻辑，发送缓存器是一个 8X32bit的FIFO,而控制逻辑则允许主机给发送器写数据块， 并通过主机使能发送器来使该数据块自动发送出去。 数据在TTL电平格式下经过ED429电平转换器后发送出去。 而每一个接收通道都可以直接连接到ARINC 4 2 9数据总线，而 不需要电平转换。 2引脚功能DEI1016芯片的引脚图如图1所示。 F面是DEI1016的主要特点 •两路接收和一路发送；•环绕自测 试模式；■数据字长为2 5bits或32bits格式； •接收数据时进 行校验，发送数据时产生校验； •具有8 X32bit的发送缓存； •采用 低电源工作；•皮持多路复用ARINC数据总线如4 2 9、571、5 75、706。 3 电路原理DEI1016的复位是低电平有效，外部工作时钟为1M Hz。 具有二路接收第一路接收和第二路接收和一路发送。 要使电路正常工作，发送时需要和BD 4 2 9配合。 BD429是满足ARINC429规范的、双极数据输入线驱动器。 DEI1016为前级输出，BD 4 2 9为差分输出。 设计时，BD 4 2 9地周围要接两个6 8pF的电容才能正常工作， 而且这两个电容至关重要。 DEI1016由三个基本单元组成，第一部分为接收通道，第二部 分为发送通道，第三部分为主机接口。 其电路结构框图见图2所示。 3.1接收通道接收通道包括线接收器、数据接收、数据时钟、源/ 目标码译码器、校验控制位、数据通道和数据错误条件等电路。 线接收器的前端是一个电平转换器，最常用的就是BD 4 2 9。 它可以把±10V的数据信号转换为5V内部逻辑电平。 接收数据时，接收到的每一位数据的幵始位首先被检测，外部提供的 工作时钟1MCK为1MHz,内部接收和发送速率可以设置为十分之一 或八十分之一即10 0kbps或12.5kbps。 读接收器的任一个字时，一般都需要检测收到的信息数据的校验位。 初始化时，可以设置字长为3 2Bit或25Eit。 其3 2Bit字长格式如图3所示。 为了访问接收器的数据，首先应设置接收器数据选择输入端SEL为 逻辑0,并通过脉冲使输出使能端 OEn 也置为0,以使得数据字1 被送入到数据总线上；同样，数据字2也被放到数据总线上。 当字1、字2被读走以后，数据准备好信号 DRn 被复位，复位 后，该信号处于三态；如果新数据到了，而以前的数据又没有被读取，此 时如果数据准备好信号没有复位，则新数据不能覆盖FIFO中的数据； 如果一个完整的数据没有读完就出现错误，接收器将复位，同时忽略该数 据或者该帧数据。 如果希望测试该芯片是否正常工作，也可以通过设置为自测试模式， 即将DEI1016的发送直接在内部接到第一路接收，并将反相接到第 二路，然后发送数据，并比较发送和接收，以判断DEI1016的工作 状况。 3. 2发送通道发送通道包括8 X32bitFIFO、校验产生器、 发送器定时器和一个TTL输出电路。 其中 8 X32bit FIFO可由用户进行操作如装载、使能、非使能等；通过装载发送 器数据字LD1或者LD2脉冲沿可以把第一个16位字字1或第二个 1 6位字字2放到数据线上；LD1总是先于LD2 如果缓存已满且新数据已被LD1和LD2脉冲沿打入，缓存里的最 后一个3 2位字将被覆盖；而当ENTX为逻辑1时，FIFO时钟被激 活，同时，数据被串行移到发送器驱动器上；然后在发送时钟TXCLK 1MHz下通过DO A 和DO B 差分输出，DEI1016和E D 4 2 9连接见图4所示。 3. 3主机接口 CPU外围I/O设备的接口芯片一般都有片选、 读、 写信号和选择片内寄存器的若干地址线。 但DEI1016有点特殊，它的每一个寄存器操作信号都需要对C PU信号进行译码产生。 因此，选择CPU时，最好直接选择外部数据总线为16Bit以上 的CPU，如TI公司的TMS 3 2 0 F 2 4 0等。 4 DEI1016 的应用4 .1DEI1016与BD429 HW的连 接DEI1016的应用主要是数据通讯。 它一般和