时序逻辑电路.pptxVIP

时序逻辑电路;第一节 触发器;;; 2）时序图（又称波形图） 时序图是以波形图的方式来描述触发器的逻辑功能的。在图12-1a所示电路中，假设触发器的初始状态为Q=0、 =1，触发信号的波形已知，则根据上述逻辑关系可以画出Q和 的波形，如图12-2所示。 ; 基本RS触发器除了可用上述与非门组成外，也可以利用两个或非门来组成，其逻辑图和逻辑符号如图12-3所示。 ; 在这种基本RS触发器中，触发输入端R、S在没有加触发信号时应处于低电平，加有触发信号时为高电平（称为高电平有效）。其特性表见???12-3、时序图如图12-4所示。 ;二、同步RS触发器和D锁存器; （2） 功能分析 1）当CP=0时，触发器保持原状态不变。 2）当CP=1时，触发器将按基本RS触发器的规律发生变化。此时，同步RS触发器的状态转换特性表与表12-3相同。; 2．同步D触发器 同步D触发器又称为D锁存器，其逻辑图和逻辑符号如图12-7所示。 ;三、边沿触发器; （2）工作特性 此种触发器的状态只有在CP的上升沿到来时才可能改变，在CP的其它任何时刻，触发器都将保持状态不变，故把这种类型的触发器称为正边沿触发器或上升沿触发器。 除上述正边沿触发的D触发器之外，还有在时钟脉冲下降沿触发的负边沿D触发器，与正边沿D触发器相比较