tmsccpu结构与指令系统.pptxVIP

2.1 CPU结构;取数／存数分离结构 CPU 双数据通路 8个运算单元 8条32-位指令/周期 32-位寻址空间 整数指令特性 数据可按字节寻址（8-, 16-, 32-位数据） 8-位溢出保护 饱和 位操作：提取、置位、清零 位计数 归一化;对第1代VLIW内核结构进行扩展 支持4个16-位和8个8-位连乘加MAC指令，提高运算的并行度 寄存器数量增加了1倍，取数／存数的数据通道也从32-位增加为64-位，实现带宽的加倍 增强在线仿真能力 增加了新的指令以加速宽带和图像处理等应用 改善正交设计，使频繁使用的指令获得更多的功???单元;进一步改进内部存储器结构： L1P和L1D既可配置为Cache，也可配置为SRAM 改进了Cache一致性协议 增加了Cache冻结功能 增加了内部DMA控制器 增加了带宽管理功能 增加了存储器保护 增加了新的指令 32-位乘法指令，提高精度 扩展了算术指令，以加速FFT和DCt运算 改进复数乘法指令 增加了双点积指令，改善FIR循环的吞吐率 增加了平行打包指令 增强了“高斯”域乘法指令;2.1.1 CPU结构;2.1.2 CPU 数据通路;第7页/共50页;第8页/共50页;第9页/共50页;通用寄存器组;功能单元;第12页/共50页;第13页/共50页;交叉通路;数据存取通道;数据地址通道;2.2 CPU控制寄存器;寻址模式及存器（AMR）;