Cadence课程设计报告.doc

Cadence课程设计报告 Cadence课程设计报告 PAGE / NUMPAGESPAGE / NUMPAGES Cadence课程设计报告 集成电路设计原理 课程设计报告 姓名： xxx 学号： xxxxxxxxx 指导教师： xx 一、 课程设计目的 1、掌握集成电路典型制造工艺流程及其所需的光刻掩膜版，以及每块光 刻掩膜版的作用，能够辨别集成电路疆域； 2、掌握集成电路性能与电路构造和器件尺寸之间的关系，能够正确分 析和设计电路，学会电路图录入和电路模拟软件（ spice ）的使用； 3、掌握集成电路性能与疆域布局布线之间的关系，能够合理进行疆域 规划； 4、掌握集成电路疆域设计规则的含义以及除去或减小寄奏效应的举措， 能够正确设计集成电路疆域，学会疆域录入和疆域设计规则检查（ DRC）软 件的使用； 5、学会电路与疆域一致性检查（ LVS）、疆域参数提取（ LPE）及疆域后 模拟软件的使用。 二、课程设计内容 1、提取电路。 2、疆域和所提取的电路图一致性检测（ LVS）。 3、电路剖析。 4、电路功能仿真。 5、画出疆域，并进行 DRC检测。 6、将自己所画出的疆域和本来的电路图进行一致性检测 三、设计过程 （一）从给出的疆域中提电路。 1 2、提出电路并绘制电路， 绘制完成后将电路进行整理， 并对电路中每一 个管子进行参数设置。 电路图以下： （二） 从电路图中剖析电路功能。 初步剖析电路，发现其为一个带使能端 E 的 D触发器， E=1时 D触发器 有效，反之无效 （三） 经过做 LVS，将电路图与疆域信息进行比较。 导出 cdl ，gds 及 rul 文件。 1）、导出 cdl 文件（电路图）。 Icfb 中 file —— export —— cdl ，改正路径及文件名。 假如导出失败，则能够在终端键入 vi 查察错误。 2）、导出 .gds 文件（疆域）。 Icfb 中 file —— export —— stream ，改正路径及文件名。 假如导出失败，能够在终端键入 vi 查察错误。 3）、改正 .rul 文件。 在终端 /kecheng/yangx216 路径下键入 vi 进入 rul 文件改正。 PRIMARY改为 x216, INDISK 改为。 4）、改正文件。 在终端 /kecheng/x216 路径下键入 vi , 进入 .cdl 文件进行改正，因为 cdl 文件中 p 管用 PM表示， n 管用 NM表示，而 .gds 文件中 p 管用 P 表示， n 管用 N表示，因此一定在 cdl 文件中加入 equiv P=PMN=NM，或许在导出 cdl 文件时填写，不然没法进行比较。 5）、进行 LVS 在终端键入 LOGLVS进入软件运转环境。 挨次键入 cir con x216 sum( 非一定，查察有多少个 n 管和 p 管) 最后键入 x 退出。 在终端键入 PDRACULA，进入软件运转环境。 键入 /get （读 rul 文件） /f 退出 运转，键入 vi 能够查察疆域信息与电路图信息比较。 发现错误后，依据所供给信息改正电路图（因为疆域信息必定是正确的） ，保留后从头导出 .cdl 文件并改正，而后从 LOGLVS重复以上步骤，直至查察文件发现疆域与电路图完整般配为止 （四）仿真 1）将所画电路生成一个 symbol, Design —— creat cellview —— from cellview 2）新建一个 cell ，调用此模块，并给其加上激励信号，设置信号源的形式 及大小。 3）进入仿真环境，进行仿真。 Tools —— analog environment 选择模型文件 ，section 一栏填入 tt （典型的）。 填入仿真时间， 注意时间应稍长， 不然会产生较大的延缓， 致使波形不正确。 运转，获得波形以下： 4）以上剖析，能够列出功能表以下： E D Q[n+1] QN[n+1] 1 1 1 0 1 0 0 1 0 0 Q[n] QN[n] 0 1 Q[n] QN[n] （五）画疆域 将所给疆域的尺寸减小一半，并依据 TSMC工艺的设计规则绘制疆域。在绘制过程中， 不可以所有绘完再做 DRC，应变绘制边做， 有益于发现错误实时改正，节俭时间。错误可在 ICFB 的窗口中看到，也可利用 verify-makers-explain 解说错误。直至 DRC检测时没有任何错误为止， DRC 检测结果以下： 最后绘制的疆域以下： （六）将画完的疆域与提出的电路做 LVS，看疆域能否画得正确， 改正疆域，直至 LVS没有错误为止。 四、总结 经过了此次课程设计，我学会了提取电路图， LVS，仿真，剖析波形图，画疆域和 DRC的基本操作和规则。在进行 LVS有