第六章数字电子技术.pptxVIP

第六章 可编程逻辑器件PLD;传统的逻辑系统:当规模增大时 ;半定制;;F2=B+C+D;下图列出了连接的三种特殊情况:; 下图给出最简单的PROM电路图，右图是左图的简化形式。;三、PLD的分类;A;2. 与、或全编程：;3. 与编程、或固定：代表器件PAL（Programmable Array Logic） 和GAL（Generic Array Logic）。;1、我的经营理论是要让每个人都能感觉到自己的贡献，这种贡献看得见，摸得着，还能数得清。 2、你一生中卖的唯一产品就是你自己 3、 决定经济向前发展的并不是财富500强，他们只决定媒体、报纸、电视的头条，真正在GDP中占百分比最大的还是那些名不见经传的创新的中小企业；真正推动社会进步的也不是少数几个明星式的CEO，而是更多默默工作着的人，这些人也同样是名不见经传，甚至文化程度教育背景都不高，这些人中，有经理人、企业家，还有创业者。 4、在购买时，你可以用任何语言；但在销售时，你必须使用购买者的语言。 5、“时用则知物”，即从预测市场对商品需要的信息，预测市场商 品经营的情况。03 十二月 202110:31:39 上午10:31:3912月-21 6、在所有组织中，90%左右的问题是共同的，不同的只有10%。只有这10%需要适应这个组织特定的使命、特定的文化和特定语言。十二月 2110:31 上午12月-2110:31December 3, 2021 7、讲智谋，讲果断。以“智、 勇、仁、强”为经商要领，否则，“其智不足与权变，勇不足以决断，仁不能以取予，强不能有所守，虽欲学吾术，终不告之矣。2021/12/3 10:31:3910:31:3903 December 2021 8、企业的情况很复杂，所以应该有壮士断臂的勇气和决心，因为这个放弃减少了对他的很多压力和拖累，使他更有力量，寻找更好的机会来发展。10:31:39 上午10:31 上午10:31:3912月-21 ;四、PLD的性能特点; 4. 提高系统处理速度：用PLD与或两级结构实现任何逻辑功能，比用中小规模器件所需的逻辑级数少。这不仅简化了系统设计，而且减少了级间延迟，提高了系统的处理速度；;五、用PLD实现逻辑电路的方法与过程;第二节 可编程逻辑器件PLD的基本单元; ;三、浮栅编程技术;三、浮栅编程技术;三、浮栅编程技术;三、浮栅编程技??;三、浮栅编程技术;三、浮栅编程技术;三、浮栅编程技术;三、浮栅编程技术;三、浮栅编程技术;;（二）隧道型（FLOTOX）储存单元;;（三）闪速型（Flash）存储单元; Flash工作原理类似于叠栅型存储单元，但有两点不同之处：;（四）六管静态存储单元;第三节 可编程只读存储器PROM和可编程逻辑阵列PLA;3线-8线译码器; EPROM有各种类型的产品，下图是紫外线擦除、电可编程的EPROM器件2716的引脚图。; 若当EPROM2716的容量不能满足使用要求，且仅有2716芯片时，可用多片并联来扩展地址线和数据线。下图是将2片2716扩展成2048×16的数据的连接示意图。;从组合电路角度来看:; 由此可写出输出逻辑函数的最小项表达式为： F1＝?m（4,8,9,12,13,14） F2＝?m（0,5,10,15） F3＝?m（1,2,3,6,7,11）; （3）选用PROM的容量16×3位可满足要求。;二、可编程逻辑阵列PLA;例3: 试用PLA实现四位自然二进制码转换成四位格雷码。; （2）转换器有四个输入信号，化简后需用到7个不同的乘积项，组成4 个输出函数，故选用四输入的7×4PLA实现，下图是四位自然二进制码转换为四位格雷码转换器PLA阵列图。;例5：PLA和D触发器组成的同步时序电路如图所示，要求： （1）写出电路的驱动方程、输出方程。 （2）分析电路功能，画出电路的状态转换图。 ;; 从以上设计可知，用PLA设计电路具有节省存储单元等等优点。;第四节 可编程阵列逻辑PAL和通用阵列逻辑GAL;1. 专用输出基本门阵列结构;2. 可编程I/O输出结构;3. 寄存器型输出结构：也称作时序结构，如下图所示。;4. 带异或门的寄存器型输出结构;（二）PAL16L8的使用;;（一）GAL器件结构和特点;2. GAL输出逻辑宏单元OLMC的组成;3. 输出逻辑宏单元OLMC组态;(2) 专用输出组态：;（4）寄存器组态：当AC