2021年实验四：序列发生器与检测器的设计.pdfVIP

精品 pdf资料 欢迎下载 - - - - - - - - - - - - - - - 南昌大学实验报告 学生姓名： 学号： 专业班级： 实验类型 : □验证 □综合 ▉设计 □创新 实验日期： 11.16__ 实验成绩 : 实验四 序列信号发生器与检测器设计 一、实验目的 1、了解序列检测器的工作原理。 2、掌握时序电路设计中状态机的应用。 3、进一步掌握用 VHDL 语言实现复杂时序电路的设计过程。 二、实验内容 要求用 状态机 设计实现串行序列检测器的设计， 先设计（可用原理图输入法） 序列信号发生器，产生序列： 0111010011011010；再设计检测器，若检测到串行 序列 11010则输出为 “1，否则输出为” “0，并对其进行仿真和硬件测试。” 1、序列检测器用于检测一组或多组有二进制码组成的脉冲序列信号。这种 检测要求检测器必须记住前一次的正确码及正确序列， 直到在连续的检测中所收 到的每一位都与预置数的对应码相同。 在检测过程中， 任何一位不相等都将回到 相应状态，重新开始检测。序列发生器和检测器分别用上升沿和下降沿比较好， 否则会在开始多一位或少一位。 2、信号发生器和检测器工程文件要保存在同一文件夹中才能调用；仿真时 尽量避开发生信号和检测信号同时跳变，避免毛刺出现。 2、在实验箱上验证时， 设计的输入可用脉冲键 +琴键组合输入任意序列， 并 用 LED 灯串行移位显示出来，随后将检测到的 11010 数目用静态数码管显示出 来。 三、实验原理 序列检测器的作用就是从一系列的码流中找出用户希望出现的序列， 该电路 的核心部分就是状态机转换检模块，通过 VHDL 语言的 CASE-WHEN 顺序语句 判断输入条件来选择某一状态的执行， 达到以此判断执行的效果。 其中，本实验 所设计状态机的状态转换图如下 4-3 所示。 学习资料 精品 第 1 页，共 9 页 - - - - - - - - - - - - - - - - - 精品 pdf资料 欢迎下载 - - - - - - - - - - - - - - - 图 4-3 序列信号检测器状态转换图 由图可以看出，初始状态为 S0，当检测到输入的序列为 1 时，状态跳转至 S1；检测到 0 时，原地等待；在 S1 状态下，当检测