数字电路逻辑概要.pptxVIP

数字电路逻辑概要会计学第2页/共34页5.2 SR锁存器（Set – Reset - Latch）一、电路结构与工作原理图形符号电路结构第3页/共34页0000001110011011010001101100①1110①保持置1置0特性表①第4页/共34页二、动作特点在任何时刻，输入都能直接改变输出的状态。例：第5页/共34页5.3 电平触发的触发器一、电路结构与工作原理0XX000XX1110000100111100111011101001011011101*11111*高电平有效第6页/共34页预置端：用于初始化电路的状态异步置1端异步置0端第7页/共34页二、动作特点在CLK=1的全部时间里，S和R的变化都将引起输出状态的变化。干扰脉冲电平触发的D触发器（D型锁存器）第8页/共34页0XX000XX1110000100111100111011101001011011101*11111*S = DR = D’第9页/共34页例5.3.2CLKOtDOttQOtQ’Ot第10页/共34页5.4 脉冲触发的触发器提高可靠性，要求每个CLK周期输出状态只能改变1次一、电路结构与工作原理第11页/共34页逻辑功能相同，触发方式不同XXXX0000001110011011010001101101*1111*第12页/共34页例5.4.1CLK345261OtSOtROtQOtQ’OtQQ JS主从Q’ KQ’RCLK第13页/共34页两条反馈线QQ J主S从Q’ KQ’RCLK第14页/共34页QQ JS主从Q’ KQ’RCLK第15页/共34页(5) 列出真值表XXXX00000011100110110100011011011110XXXX0000001110011011010001101101*1111*翻转第16页/共34页例5.4.2CLK345261OtJOtKOtQOtQ’OtQQ JS主从Q’Q’ KRCLK第17页/共34页二、脉冲触发方式的动作特点第18页/共34页高电平有效下降沿翻转第19页/共34页5.5 边沿触发的触发器为了提高可靠性，增强抗干扰能力，希望触发器的次态仅取决于CLK的下降沿（或上升沿）到来时的输入信号状态，与在此前、后输入的状态没有关系。常见的三种电路结构形式：1、用两个电平触发D触发器组成的边沿触发器2、维持阻塞触发器3、利用门电路传输延迟时间的边沿触发器一、电路结构和工作原理第20页/共34页1、用两个电平触发D触发器组成的边沿触发器特性表XXX0X01X1上升沿触发异步置1、置0端第21页/共34页利用CMOS传输门的边沿触发器XXX0X01X1第22页/共34页第23页/共34页例5.5.1CLKOtDOttQOt第24页/共34页5.6 触发器的逻辑功能及其描述方法5.6.1 触发器按逻辑功能的分类 时钟控制的触发器中 由于输入方式不同（单端，双端输入）、次态（ ）随输入变化的规则不同（即真值表不相同） 常见的有四类：SR，JK，T，D触发器等。第25页/共34页一、SR触发器1. 定义，凡在时钟信号作用下，具有如下功能的触发器称为SR触发器0000001110011011010001101101*1111*锁存器不受时钟信号的控制，因此不属于这里定义的触发器。第26页/共34页描述触发器的逻辑功能：特性表特性方程状态转换图第27页/共34页二、JK触发器1.定义000000111001101101000110110111100J1JK1K第28页/共34页题5.15CLK34521OtRDOtJOtKOtQOt第29页/共34页三、T触发器1. 定义：凡在时钟信号作用下，具有如下功能的触发器000011101110在时钟信号作用下，T=0时，保持；T=1时，翻转。第30页/共34页四、D触发器1. 定义：凡在时钟信号作用下，具有如下功能的触发器000010101111第31页/共34页逻辑功能：是 与输入及 在CLK作用后稳态之间的关系 （RS, JK, D, T） 电路结构形式：具有不同的动作特点（转换状态的动态过程）（同步，主从，边沿）第32页/共34页5.7 触发器的动态特性一、输入信号宽度二、传输延迟时间第33页/共34页一、建立时间二、保持时间三、传输延迟时间四、最高时钟频率第34页/共34页感谢您的观看！