双端口存储器原理实验.pdf

实用标准文案 华中科技大学实验报告 实验名称 双端口存储器原理实验 成绩 实验日期 第 2 次试验 指导老师 陈国平 专业 计科 班 组别 学生姓名 同组学生 一、实验目的 1. 了解双端口静态存储器IDT7132的工作特性及其使用方法 2. 了解半导体存储器怎样存储和读取数据。 3. 了解双端口存储器怎样并行读写，并分析冲突产生的情况。 二、实验电路 数据显示灯 指令显示灯 D7D6D5D4D3D2D1D0 I7I6I5I4I3I2I1I0 RAM-BUS# OER#(GND) LR/W# 双端口存储器 RRW(Vcc) T2 （IDT 7132） CER# CEL# 地址显示 地址显示 LDAR# A7A6A5A4A3A2A1A0 PC7 ... ... PC0 LDPC# AR+1 AR（74LS163） PC（74LS163） PC+1 T2 T2 三态门（244） SW7 ... ... SW0 数据开关 图3.2 双端口存储器实验电路图 图3.2 示出了双端口存储器的实验电路图。这里使用一片 IDT7132（2048×8 位）， 精彩文档 实用标准文案 两个端口的地址输入A8－A10 引脚接地，因此实际使用的存储容量为256字节。左端 口的数据输出接数据总线DBUS，右端口的数据输出端接指令总线 IBUS。 IDT7132有六个控制引脚：CEL#、LR/W#、OEL#、CER#、RR/W#、OER#。CEL#、LR/W#、 OEL#控制左端口读、写操作；CER#、RR/W#、OER#控制右端口的读写操作。CEL#为左 端口选择引脚，低电平有效；当 CEL#＝1 时，禁止对左端口的读、写操作。LR/W#控 制对左端口的读写。当LR/W#=1时，左端口进行读操作；LR/W#＝0时，左端口进行写 操作。OEL#的作用等同于三态门，当OEL#＝0时，允许左端口读出的数据送到数据总 线DBUS上；当OEL#＝1时，禁止左端口的数据放到DBUS。因此，为便于理解，在以 后的实验中，我们将 OEL#引脚称为RAM_BUS#。控制右端口的三个引脚与左端口的三 个完全类似，这里不再赘述。有两点需要说明： （1） 右端口读出的数据（更确切的说法是指令）放到指令总线 IBUS上而不是 数据总线DBUS，然后送到指令寄存器 IR。 （2） 所有数据/指令的写入都使用左端口，右端口作为指令端口，不需要进行 数据的写入，因此我们将右端口处理成一个只读端口，已将RR/W#固定接高电平，OER# 固定接地。这两点请同学好好理解。 存储器左端口的地址