cmos数字电路基本单元.pptxVIP

会计学 1 CMOS数字电路基本单元 2 CMOS数字电路基本单元 CMOS反相器电路 CMOS门电路 CMOS传输门 CMOS版图设计 CMOS反相器版图设计流程 其它 第1页/共38页 3 基本电路结构：CMOS 第2页/共38页 4 CMOS反相器 PMOS管 负载管 NMOS管 驱动管 开启电压|VTP|=VTN，且小于VDD。 1．CMOS反相器的工作原理 第3页/共38页 5 VIL=0V 截止 导通 VOH≈VDD 当uI= VIL=0V时，VTN截止，VTP导通， uO = VOH≈VDD 第4页/共38页 6 UIH= VDD 截止 UOL≈ 0V 当uI = VIH = VDD ，VTN导通，VTP截止， uO =VOL≈0V 导通 第5页/共38页 7 反相器的逻辑功能和工作特点 　实现反相器功能（非逻辑）。 　　VTP和VTN总是一管导通而另一管截止，流过VTP和VTN的静态电流极小（纳安数量级），因而CMOS反相器的静态功耗极小。这是CMOS电路最突出的优点之一。 第6页/共38页 8 CMOS反相器的电压传输特性和电流传输特性 AB段：截止区 iD为0 BC段：转折区 阈值电压UTH≈VDD/2 转折区中点：电流最大 CMOS反相器 在使用时应尽 量避免长期工 作在BC段。 CD段：导通区 第7页/共38页 9 CMOS电路的优点 （1）微功耗。 CMOS电路静态电流很小，约为纳安数量级。 （2）抗干扰能力很强。 输入噪声容限可达到VDD/2。 （3）电源电压范围宽。 多数CMOS电路可在3～18V的电源电压范围 内正常工作。 　 （4）输入阻抗高。 　 （5）负载能力强。 CMOS电路可以带50个同类门以上。 （6）逻辑摆幅大。（低电平0V，高电平VDD ） 第8页/共38页 10 负载管串联 （串联开关） 驱动管并联 （并联开关） CMOS或非门 A、B有高电平，则驱动管导通、负载管截止，输出为低电平。 1 0 截止 导通 2．CMOS门电路 第9页/共38页 11 该电路具有或非逻辑功能 即 当输入全为低电平，两个驱动管均截止，两个负载管均导通，输出为高电平。 0 0 截止 导通 1 第10页/共38页 12 CMOS与非门 该电路具有与非逻辑功能， 即 CMOS与非门 负载管并联 （并联开关） 驱动管串联 （串联开关） 第11页/共38页 13 CMOS传输门 （a）电路 （b）逻辑符号 第12页/共38页 14 CMOS传输门工作原理 第13页/共38页 15 CMOS模拟开关（传输门的应用） 　 ① CMOS模拟开关：实现单刀双掷开关的功能。 　 C = 0时，TG1导通、TG2截止，uO = uI1； C = 1时，TG1截止、TG2导通，uO = uI2。 第14页/共38页 16 (a)电路 (b) 逻辑符号 CMOS三态门（传输门的应用） 第15页/共38页 17 1）、布局要合理 （1）引出端分布是否便于使用或与其他相关电路兼容，是否符合管壳引出线排列要求。 （2）特殊要求的单元是否安排合理，如p阱与p管漏源p+区离远一些，使pnp，抑制Latch-up，尤其是输出级更应注意。 （3）布局是否紧凑，以节约芯片面积，一般尽可能将各单元设计成方形。 （4）考虑到热场对器件工作的影响，应注意电路温度分布是否合理。 CMOS IC 版图设计技巧 第16页/共38页 18 2）、单元配置恰当 （1）芯片面积降低10%，管芯成品率/圆片 可提高1520%。 （2）多用并联形式，如或非门，少用串联形式，如与非门。 （3）大跨导管采用梳状或马蹄形，小跨导管采用条状图形，使图形排列尽可能规整。 第17页/共38页 19 布线面积往往为其电路元器件总面积的几倍，在多层布线中尤为突出。 扩散条/多晶硅互连多为垂直方向，金属连线为水平方向，电源地线采用金属线，与其他金属线平行。 长连线选用金属。 多晶硅穿过Al线下面时，长度尽可能短，以降低寄生电容。 注意VDD、VSS布线，连线要有适当的宽度。 容易引起“串扰”的布线（主要为传送不同信号的连线），一定要远离，不可靠拢平行排列。 3）、布线合理 第18页/共38页 20 （1）为抑制Latch up，要特别注意合理布置电源接触孔和VDD引线，减小横向电流密度和横