可编程逻辑器件实验11个讲解.pdfVIP

可 编 程 逻 辑 器 件 实 验 讲 义 目 录 目 录 实验一 Quartus Ⅱ软件及EDA 实验平台介绍1 实验二 Quartus Ⅱ文本设计输入4 实验三 Quartus Ⅱ混合设计输入5 实验四 D、T 触发器7 实验五 十六进制数码管显示8 实验六 3-8 译码器设计10 实验七 计数器的设计12 实验八 数控分频器的设计13 实验九 锁存器的设计14 实验十 4 选1 多路选择器16 实验十一 循环彩灯控制器的设计18 可编程逻辑器件实验讲义 实验一 Quartus Ⅱ软件及EDA 实验平台介绍 （1）实验目的：熟悉Quartus Ⅱ软件的使用，学习其操作过程及仿真过程。 （2）实验内容：学习使用Quartus Ⅱ对程序进行编辑输入、编译及仿真。 1、打开QuartusII 软件。 2、选择路径。选择File/New Project Wizard，指定工作目录,指定工程和 顶层设计实体称；注意：工作目录名不能有中文。 3、添加设计文件。将设计文件加入工程中。单击“Next”，如果有已经建 立好的VHDL 或者原理图等文件可以在File name 中选择路径然后添加，或者选 择Add All 添加所有可以添加的设计文件（.VHDL ,.Verilo 原理图等）。如果 没有直接点击“Next”，等建立好工程后再添加也可，这里我们暂不添加。 4、选择FPGA器件。Family选择Cyclone，Available device选EP1C12Q240C8, 点击“Next”。 1 可编程逻辑器件实验讲义 5、选择外部综合器、仿真器和时序分析器。Quartus II 支持外部工具，可 通过选中来指定工具的路径。这里我们不做选择，默认使用Quartus II 自带的 工具。 6、结束设置。单击“Next”，弹出“工程设置统计”窗口，上面列出了工 程的相关设置情况。最后单击“Finish”，结束工程设置。 7、建立VHDL 原文件。选择菜单“File” “New…”。 8、添加文件到工程中。VHDL 原文件编辑完后，选择File/Save，选择和工 程相同的文件名。点击“保存”，文件就被添加进工程当中。 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity adder4b is port(clr,cin: in std_logic; a,b: in std_logic_vector(3 downto 0); s: out std_logic_vector(3 downto 0); cout:out std_logic); end adder4b; architecture art of adder4b is signal sint:std_logic_vector(4 downto 0); signal aa,bb:std_logic_vector(4 downto 0); begin aa=0a; bb=0b; 2 可编程逻辑器件实验讲义 sint=aa+bb+cin; s=sint(3 downto 0); cout=sint(4); end art