硬件描述语言verilog-HDL基础.ppt

Verilog HDL 基础 第一部分 初级篇;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;Verilog 数字系统设计教程;*;*;*;*;*;*;*;*;*;*;*;*;*;Verilog 数字系统设计教程;3.1 模块的结构; Verilog 模块的结构由在module和endmodule 关 键词之间的四个主要部分组成： - 端口定义： module block1(a, b, c, d ); - I/O说明 ： input a, b, c ; output d ; - 内部信号声明： wire x; - 功能定义： assign d = a | x ; assign x = ( b ~c ); endmodule ;3.1 模块的结构;3.1 模块