半导体和测试设备介绍.docx

半导体和测试设备介绍 本章节包括以下内容， 晶圆（Wafers）、晶片（Dice）和封装（Packages） 自动测试设备（ATE ）的总体认识 模拟、数字和储备器测试等系统的介绍 负载板（Loadboards）、探测机（Probers）、机械手（Handlers）和温度操纵单元（Temperature uni）ts 一、晶圆、晶片和封装 1947 年，第一只晶体管的产生标志着半导体工业的开始，从那时起，半导体生产和制造技术变得越来越重要。往常许多单个的晶体管现在能够互联加工成一种复杂的集成 的电路形式，这确实是半导体工业目前正在制造的称之为超大规模（VLSI，Very Large Scale Integration）的集成电路，通常包含上百万甚至上千万门晶体管。 半导体电路最初是以晶圆形式制造出来的。晶圆是一个圆形的硅片，在那个半导体的基础之上，建立了许多独立的单个的电路；一片晶圆上这种单个的电路被称为die（我前面翻译成晶片，不一定准确，大伙儿依旧称之为die 好了），它的复数形式是dice.每个 die 差不多上一个完整的电路，和其他的dice 没有电路上的联系。 当制造过程完成，每个die 都必须通过测试。测试一片晶圆称为Circuit probing（即我们常说的CP 测试）、Wafer porbing或者Die sort。在那个过程中，每个 die 都被测试以确保它能差不多满足器件的特点或设计规格书（Specification），通常包括电压、电流、时序和功能的验证。假如某个die 不符合规格书，那么它会被测试过程判为失效（fail），通常会用墨点将其标示出来（因此现在也能够通过Maping 图来区分）。 在所有的die 都被探测（Probed）之后，晶圆被切割成独立的dice，这确实是常说的晶圆锯解，所有被标示为失效的 die 都报废（扔掉）。图 2 显示的是一个从晶圆上锯解下来没有被标黑点的die，它立即被封装成我们通常看到的芯片形式。 注：本标题系列连载内容及图片均出自《The Fundamentals Of Digital Semiconductor Testing》 第一章.认识半导体和测试设备(2) 在一个Die 封装之后，需要通过生产流程中的再次测试。这次测试称为“Final test”（即我们常说的FT 测试）或“Package test”。在电路的特性要求界限方面，FT 测试通常执行比CP 测试更为严格的标准。 芯片也许会在多组温度条件下进行多次测试以确保那些对温度敏锐的特点参数。商业用途（民品）芯片通常会通过 0℃、25℃和 75℃条件下的测试，而军事用途（军品）芯片则需要通过 -55℃、25℃和 125℃。 芯片能够封装成不同的封装形式，图 4 显示了其中的一些样例。一些常用的封装形式如下表： DIP： Dual Inline Package (dual indicates the package has pins on two sides) 双列直插式 CerDIP：Ceramic Dual Inline Package 陶瓷PDIP： Plastic Dual Inline Package 塑料PGA： Pin Grid Array 管脚阵列BGA： Ball Grid Array 球栅阵列SOP： Small Outline Package 小型外壳TSOP： Thin Small Outline Package TSSOP：Thin Shrink Small Outline Package (this one is really getting small!) SIP： Single Inline Package 单列直插 SIMM： Single Inline Memory Modules (like the memory inside of a computer) QFP： Quad Flat Pack (quad indicates the package has pins on four sides) TQFP： Thin version of the QFP MQFP： Metric Quad Flat Pack MCM： Multi Chip Modules (packages with more than 1 die (formerly called hybrids) 第一章.认识半导体和测试设备(3) 二、自动测试设备 随着集成电路复杂度的提高，其测试的复杂度也随之水涨船高，一些器件的测试成本甚至占到了芯片成本的大部分。大规模集成电路会要求几百次的电压、电流和时序的测试，以及 百万次的功能测试步骤以保证器件的完全正确。要实现如此复杂的测试，靠手工是无法完成的，