第7章. 可编程接口芯片及应用 [自动保存的].ppt

精选课件 * 7.3 可编程中断控制器8259A 7.3.1 8259A引脚及功能结构 与CPU有关（12个） D0～D7——8位数据传送线。 CPU将控制字经数据线传给8259控制字寄存器 外部中断源IR0~IR7状态经数据线传给CPU 8259内部寄存器与CPU的数据传送 RD、WR——读/写控制线 CS—— 片选控制线 CS=L时，8259片选有效 CS由译码电路产生 A0——片内地址线 一线两址，选定8259内部寄存器 A0、CS构成8259内部寄存器地址 * 7.3 可编程中断控制器8259A 7.3.2 8259A内部结构框图和中断工作过程 8259A中断控制器包括8个主要功能部件。 D7~D0 INTA INT 中断请求寄存器 中断屏蔽寄存器 数据 总线 缓冲器 IR0 IR7 读/写 逻辑 级联 缓冲器 比较器 RD WR A0 CS CAS0 CSA1 CAS2 SP/EN 优先权判别器 中断服务寄存器 控制逻辑 * 7.3 可编程中断控制器8259A 7.3.2 内部结构框图和中断工作过程 1. 数据总线缓冲器 三态双向，通过引脚D0~D7与CPU的数据总线连接。 用于传送CPU发至8259的各种命令控制字、8259发至CPU的个种状态信息，以及中断响应期间8259向CPU提供的中断类型号。 2. 读/写逻辑 用于接收来自CPU的读/写控制信号、片选控制信号及内部端口选择信息。 * 7.3 可编程中断控制器8259A 7.3.2 内部结构框图和中断工作过程 3. 级联缓冲器/比较器 为8259A提供级联控制信号CAS0~CAS2与双向功能号SP/EN，以满足8259A在缓冲工作与主从工作方式下的功能需要。 4. 控制逻辑 根据CPU对8259编程设定的工作方式产生内部控制信号，并在适当的时候向CPU发出中断请求信号INT，以及将来自CPU的中断响应信号转换为内部所需的各种控制信号。 * 7.3 可编程中断控制器8259A 7.3.2 内部结构框图和中断工作过程 5. 8位中断请求寄存器IRR 用于接收并保存来自IR0~IR7上的外设中断请求。 6. 8位中断服务寄存器ISR 用于记录当前CPU正在处理的中断请求位。如有中断嵌套，则该寄存器可能有多个位被同时置位。 * 7.3 可编程中断控制器8259A 7.3.2 内部结构框图和中断工作过程 7. 8位中断屏蔽寄存器IMR 用于屏蔽已被锁存在IRR中的任何一个中断请求级，对所有要屏蔽的中断请求线，将相应的位置“1”即可 8. 优先级判别器PR 用于确定IRR中所有未被屏蔽的总断请求位的优先级。在CPU发出第一个负脉冲时，将具有最高优先级的申请位存入服务状态寄存器ISR中相应的位置。 若出现多级中断，PR还负责将IRR中优先级和ISR中正在服务的中断的优先级作比较，以确定是否向CPU发出中断请求。 * 7.3 可编程中断控制器8259A 7.3.2 内部结构框图和中断工作过程 (1) 初始化工作方式 8259初始化是由CPU发送2~4个初始化命令字ICW来实现的。 (2) 接收外设中断请求 初始化后8259进入正常工作状态。当外部中断源通过IRn引脚向8259发出有效的中断请求时，8259会自动将其内部中断请求寄存器IRR的相应位置1以记录并保持外设的中断请求。 (3) 中断屏蔽判断 中断请求寄存器IRR中的被置位与中断屏蔽寄存器IMR的相应位比较，如果没有被屏蔽，信号被送入优先级分析器 * 7.3 可编程中断控制器8259A 7.3.2 内部结构框图和中断工作过程 (4) 中断判优 中断请求进入优先权分析器PR后，PR将其中的最高优先权与服务状态寄存器ISR中正在处理的中断优先权比较以确定是否通过INT脚向CPU送出中断请求信号。 (5) 中断响应 CPU在接收到8259的中断请求信号后，如果CPU内的中断允许标志IF=1，则在当前指令执行完后进入中断响应周期。 * 7.3 可编程中断控制器8259A 7.3.2 内部结构框图和中断工作过程 CPU在中断响应周期中向8259回送两个负脉冲。 8259的控制逻辑在接收到第一个负脉冲后完成下列任务： 禁止IRR不再受IR7~IR0信号的再次变化的影响（直到第二个结束）； 将优先权处理器PR确定的最高优先级的中断请求信号存入服务状态寄存器ISR； 将中断请求寄存器IRR相应位复位。 8259的控制逻辑在接收到第二个负脉冲后，将寄存器ICW2的当前内容通过数据总线D0~D7送至CPU。 * 7.3 可编程中断控制器8259A 7.3.2 内部结构框图和中断工作过程 (6) 中断结束 如果82