vlsi设计导论课件四运算器.pptxVIP

(三） 运算器设计;1、串行加法器实现;实现的逻辑电路如下;如果不展开而用CMOS电路则面积更省，电路如下;;Manchester进位链Symbol;二、平行乘法器 N位乘N位可以用移位加的方法实现，这样完成一次乘法需要完成N次加法，因此如果N比较大，即位数比较多时，运算速度会下降。 ① 平行乘法器的基本结构 以4bit为例;a3;三、boot编码乘法器 平行乘法器每一位就产生一个部分积，而采用改进型的Booth算法则能保证使部分积的数目减少一半。 如 X * Y ， X，Y 都是用补码的形式表示。PPi为部分积; 采用改进型Booth算法的8位乘法器 1、产生部分积 我们先把乘数Y的LSB扩充一位Y-1=0。然后按下图分成相互重叠的四组，每组考察三位;A: 100 “-2X”, 2X取反加1 B: 101 “-X” , X取反加1 C: 011 “+2X” , 左移X一位 D: 110 “-X” ， X取反加1;2、全加器阵列实现;3、Booth编码器的实现 PPi是根据Booth编码规则来得到的， Boo