实验45 验证性实验——计数器逻辑功能测试.pdfVIP

实验45 验证性实验——计数器逻辑功能测试 一．实验目的 1．验证用触发器构成的计数器计数原理； 2 ．掌握测试中规模集成计数器功能的方法； 3. 学习和掌握用中规模集成计数器接成任意进制计数器的方法； 二．实验原理 Q Q Q Q 0 1 2 3 R d R Q R Q R Q R Q CP d CP d CP d CP d 0 1 2 3 C1 C1 C1 C1 Q Q Q Q 1D 1D 1D 1D FF0 FF1 FF2 FF3 图45-1 4 位二进制异步递增加法计数器 计数器种类很多，有同步计数器和异步计数器两大类。计数器中所触发器状态的变化都 在同一时钟操作下同时发生的称为同步计数器，而在异步计数器中，触发器状态的变化则不 是同时发生的。根据计数制的不同，又分为二进制计数器，十进制计数器和任意进制计数器。 根据对脉冲个数进行增减运算的作用，又分为递增加法、递减减法计数器和可逆计数器。还 有可预置数和可编程序功能计数器等。目前，不管是TTL 还是CMOS 集成电路，都有品种 较齐全的中规模集成计数器。 l ．用D 触发器构成的异步二进制加／减计数器 用4 只D 触发器按图45-1所示连接起来可构成4位二进制异步加法计数器。由图知， 每只D触发器是接成T’触发器的形式，时钟脉冲只作用在第一个D 触发器FF0 的CP输入 端，每输入一个计数脉冲，FF 就翻转一次。由于D 触发器是上升沿触发，当Q 由1 变0 、 0 0 Q 由0 变 1 时，FF 翻转；当Q 由1 变0、 由0 变 1 时，FF 翻转，依此类推，可分析 0 1 1 Q 1 2 出本电路是一个4位二进制加法计数器。由于4 个D 触发器不是同时工作，所以是异步计 数器。 分析其工作过程，可得出其状态图和时序图如图45-2 和图45-3 所示。 若将图45-1 所示稍加改动，断开 与下一级CP 的连接(仍保留 端与本级 1D 端的相 Q Q 连，)，将低位触发器的Q 端与高一位的CP 端相连接，即构成了一个4 位二进制减法计数 器，工作原 读者自行分析。 16 15 14 13 12 11 10 9 Q Q Q Q V D CR BO C LD D D 3 2 1 DD 0 O 2 3 CD40192