大学《超大规模集成电路设计导论》第9章：系统封装与测试培训课件.ppt

* * 用户测试：考虑到误测、装运、储存所引起的缺陷或失效及用户的特殊要求。 （1）验收测试：与厂家成测的内容相同，但对集成电路进行百分之百的功能检查。 （2）插件板和系统测试：将集成电路与其它电路组成插件板或整机后，模拟实际使用情况进行测试。 * * 可靠性测试：为评价和分析集成电路可靠性进行的测试。 （1）筛选测试 （2）寿命测试 电学性能测试： （1）直流测试 （2）交流测试 （3）动态测试 （4）功能测试 （5）工作范围测试 * * 测试、生产和应用的关系 * * 集成电路芯片测试的两种基本形式 完全测试：对芯片进行全部状态和功能的测试，要考虑集成电路的所有状态和功能，即使在将来的实际应用中有些并不会出现。完全测试是完备集。在集成电路研制阶段，为分析电路可能存在的缺陷和隐含的问题，应对样品进行完全测试。 功能测试：只对集成电路设计之初所要求的运算功能或逻辑功能是否正确进行测试。功能测试是局部测试。在集成电路的生产阶段，通常采用功能测试以提高测试效率降低测试成本。 * * 完全测试的含义 例如：N个输入端的逻辑，它有2N个状态。 组合逻辑：在静态状态下，需要2N个顺序测试矢量。动态测试应考虑状态转换时的延迟配合问题，仅仅顺序测试是不够的。 时序电路：由于记忆单元的存在，电路的状态不但与当前的输入有关，还与上一时刻的信号有关。它的测试矢量不仅仅是枚举问题，而是一个排列问题。最坏情况下它是2N个状态的全排列，它的测试矢量数目是一个天文数字。 可测试性成为VLSI设计中的一个重要部分 * * 可测试性问题 问题的提出：从测试技术的角度而言要解决测试的可控制性和可观测性，希望内部的节点是可见的，这样才能通过测试判定电路失效的症结所在。但是，电路制作完成后，各个内部节点将不可直接探测，只能对系统输入一定的测试矢量，在输出端观察到所测节点的状态。 测试的难点：可测试性与电路的复杂性成正比，对于一个包含了数万个内部节点的VLSI系统，很难直接从电路的输入/输出端来控制和观察这些内部节点的电学行为。 为解决可测试性问题，从设计之初就要予以考虑。 * * 可测试性设计的基本方法 转变测试思想将输入信号的枚举与排列的测试方法转变为对电路内部各个节点的测试，即直接对电路硬件组成单元进行测试。具体方法： （1）分块测试，降低测试的复杂性。 （2）采用附加电路使测试生成容易，改进电路的可控制性和可观察性，覆盖全部的硬件节点。 （3）加自测电路，使测试具有智能化和自动化。 * * 测试基础 （1）内部节点测试方法的基本思想： 由于电路制作完成后，各个内部节点将不可直接探测，只能通过输入/输出来观测。对内部节点测试思想是：假设在待测试节点存在一个故障状态，然后反映和传达这个故障到输出观察点。在测试中如果输出观察点测到该故障效应，则说明该节点确实存在假设的故障。否则，说明该节点不存在假设的故障。 * * （2）可测试性的三个重要方面 故障模型的提取：将电路失效抽象为故障模型。 测试生成：产生验证电路的一组测试矢量。 测试设计：考虑测试效率问题，加入适当的附加逻辑或电路以提高芯片的测试效率。 * * 故障模型 造成电路失效的原因： （1）微观的缺陷：半导体材料中存在的缺陷。 （2）工艺加工中引入的器件不可靠或错误：带电粒子的沾污、接触区接触不良、金属线不良连接或断开。 （3）设计不当所引入的工作不稳定。 电路失效（节点不正确的电平）抽象为故障模型 * * 测试生成 对于每一个测试矢量，它包括了测试输入和应有的测试输出。为了减少测试的工作量，测试生成通常是针对门级器件的外节点。虽然直接针对晶体管级生成测试具有更高的定位精度，但测试的难度与工作量将大大增加。 随着集成电路规模的增大和系统复杂性的提高，要求要采用新的技术和算法生成测试。 * * 测试设计 （1）增加电路的测试点，断开长的逻辑链，使测试生成过程简化。 （2）提高时序逻辑单元初始状态预置能力，这可简化测试过程，不需要寻求同步序列和引导序列。 （3）对不可测节点增加观测点，使其成为可测节点。 （4）插入禁止逻辑单元，断开反馈链，将时序逻辑单元变为组合逻辑电路进行测试。 （5）增加附加测试电路，改善复杂逻辑的可测试性。 * * 组合逻辑测试法1：差分法 差分法(Boolean difference method)是一种测试向量的生成方法。它不依赖路径传播等技巧，而是依靠布尔代数的关系，通过运算来确定测试向量。 * * 集成电路在生产中为了保证质量，必须通过测试来保证一定的成品率水平。在集成电路