数字系统设计试卷：2011年_数字系统设计试题20A卷.docVIP

姓名 学号 学院 姓名 学号 学院 专业 座位号 ( 密 封 线 内 不 答 题 ) ……………………………………………………密………………………………………………封………………………………………线……………………………………线……………………………………… _____________ ________ … 华南理工大学期末考试 《数字系统设计》试卷A 注意事项：1. 考前请将密封线内各项信息填写清楚； 2. 所有答案请在答题纸上答题，试卷上答题无效； 3．考试形式：开（闭）卷； 4. 本试卷共 三 大题，满分100分， 考试时间120分钟。 题 号 一 二 三 总分 得 分 评卷人 一．简答题（共24分） 1．简述数字系统设计的四个层次，并说明每个层次主要完成的工作。（8分）2．简述以下几个关于时间的概念。（8分） （1）建立时间 （2）保持时间 （3）传播延时 （4）时序电路最大工作频率估算公式 3. 写出CPLD和FPGA的英文或中文全称，分别写出CPLD和FPGA的内部主要结构。（8分） 二. 分析题（33分） 1．写出情况（1）下的程序的库文件和实体，并画出（1）和（2）条件下的对应波形。（10分） 1）当tmp为信号时，q1的波形； 2）当tmp为变量时，q2的波形。Clk和rst波形如下图所示。 architecture beh1 of sig_var is signal tmp:std_logic_vector(3 downto 0); begin process(clk,rst,tmp) begin if rst=1 then tmp=0000; elsif clkevent and clk=1 then tmp=tmp+1; q1=tmp; end if; end process; end beh1; architecture beh2 of sig_var is begin process(clk,rst) variable tmp:std_logic_vector(3 downto 0); begin if rst=1 then tmp:=0000; elsif clkevent and clk=1 then tmp:=tmp+1; q2=tmp; end if; end process; end beh2; 2．有一个传输门，其惯性延时时间为4ns。根据下述赋值语句和给定的波形，画出对应Z1,Z2和Z3的波形图。（6分） （1）Z1=Vi （2）Z2 =Vi after 4 ns （3）Z3 = TRANSPORT Vi AFTER 3 ns 3．根据给定的A的波形，分别画出(a)、（b）和（c）程序的S1、S2和S3对应的波形，其中S1～S3为integer.(9分) IF A = 4 THEN IF A = 4 THEN IF A = 4 THEN S1=1; S2=1; S3=1; END IF; ELSIF A = 5 THEN ELSE IF A = 5 THEN S2=2; S3=2; S1=2; END IF; END IF; END IF; (a) (b) (c) 4．按要求转换下列程序。（8分） （1）将下列程序替换为wait语句。（3分） process (clk) begin if clk = ‘1’ and clk’event then q = data; end if; end process; （2）将下列程序替换为if语句，请不要改变条件的顺序性。（5分） y = 11 when a(3)=1 else 10 when a(2)=1 else 01 when a(1)=1 else 00 when a(0)=1 else 00; 三、电路设计题 （43分） 1．简述仿真测试平台的基本架构（4分）；试