第四章第4章组合逻辑电路.pptxVIP

;;;;;;;;;;;;;;;;十进制数;CASE语句;从输出信号F可见，用真值表语句设计的电路，和利用第二章的从真值表-卡诺图 -卡诺图化简-与或表达式-与非与非式-电路图的设计结果一样，会有延时和冒险问题;加入抽样脉冲信号clk， 用if语句判断，只有在 clk上跳变的短暂瞬间， 电路的取样开关闭合， 信号从F输出。;从输出波形F看，已经没有任何的竞争与冒险输出。 因此，数字电路设计时，为了解决输出信号的冒险问题，必定要用到上述的取样概念， 利用if语句完成设计。教材P128-P136有关VHDL语言语法，只能按照P130的5.6顺序描述 语句进行电路描述，最常见的就是上述的在process中的if语句及其内嵌的case语句。;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;扩展应用：四位加、减法电路;在U1芯片 后增加U3-5，做结果的求补运算;;;继续扩展为8位加、减 法电路，此图计算值： 76H-B9H=-43H;;;;;;;;;;;;;也可以这么写代码;也可以这么写;;;用中规模芯片设计;;;;;;用中规模芯片设计;;;;8位有符号数求补运算电路;;;;;;;;;;