EDA技术习题分析和总结.docxVIP

一、 填空 当前最流行的并成为 IEEE 标准的硬件描述语言包括 VHDL 语言 和 Verilog HDL 语言 。 EDA 中文全称是 电子设计自动化 。IP 核在EDA 技术和开发中具有十分重要的地位，IP 指的是 知识产权核或知识产权模块 。 将硬件描述语言转化为硬件电路的重要工具软件称为 HDL 综合器 。P21 一般情况下，FPGA 是基于 与或阵列 的可编程逻辑结构，CPLD 是基于 查找表 的可编程逻辑结构。P28 EDA 仿真过程中主要涉及 时序 仿真和 功能 仿真。 EDA 的优化设计主要是进行 资源 优化和速度优化，其中速度优化主要有 流水线设计 、 寄存器配平 和 关键路径法等三种优化方法。P326 VHDL 子程序有 PROCEDURE 、 FUNCTION 两类。P230 EDA 的中文全称为_电子设计自动化 ，HDL 为 _硬件描述语言 。 基于 EDA 软件的FPGA / CPLD 设计流程为：原理图/HDL 文本输入→_功能仿真_→综合→适配→_时序仿真 →编程下载 →硬件测试。 FPGA 中文全称是_现场可编程门阵列_，CPLD 中文全称是_复杂可编程逻辑器件_。其中 CPLD__是基于乘积项的可编程逻辑结构，_FPGA 是基于查找表的可编程逻辑结构。P28 VHDL 语言按照执行顺序的不同可以分为_顺序语句_和 并行语句_语句。 在仿真延时中，y = x AFTER 20ns 中的 20ns 指的是 固有 延时, y= TRANSPORT x AFTER 20 ns 中的 20ns 指 的是 __传输 延时。P151 资源优化主要有 资源共享_、_逻辑优化 和 _串行化 等三种优化方式。P326 二、 问答题 与传统电子设计方法相比，EDA 采什么设计方法？比较这两种设计方法的区别？ 答：EDA 采用自顶向下的设计方法 手工设计方法缺点： 设计、调试十分困难。2)查找和修改十分不便。3)大量文档，不易管理。4)可移植性差。 5)只有在设计出样机或生产出芯片后才能进行实测。EDA 技术有很大不同： 1)采用硬件描述语言作为设计输入。2)库(Library)的引入。3)设计文档的管理。 4)强大的系统建模、电路仿真功能。5)具有自主知识产权。 6)标准化、规范化及 IP 核的可利用性。7)自顶向下设计方案。 8)自动设计、仿真和测试技术。9)对设计者的硬件知识、经验要求低。10)高速性能好（与以CPU 为主的电路系统相比） 。 11)纯硬件系统的高可靠性。. 简述 EDA 设计流程。 答：设计输入 综合 适配 仿真 下载 硬件测试 根据编程方式的不同， PLD 器件可以分为哪几类？ 熔丝型器件；反熔丝型器件；EPROM 型；EEPROM 型；SRAM 型；Flash 型。 什么是重载？重载函数有何用处？ 答：同样名称的函数可以用不同的数据类型作为此函数的参数定义多次，以此定义的函数称为重载函数； VHDL 语言按照执行顺序的不同可以分为哪两类基本语句？并且各举一例说明。答：顺序语句 和 并行语句 什么是自顶向下的设计方法？与传统电子设计方法相比有什么优点？ 答：自顶向下就是在整个设计流程中各个设计流程逐步求精的过程，即是从高抽象级别到低抽象级别的整个设计周期。 优点：在整个设计过程中不必太注意目标器件的设计细节。 在 FPGA 设计过程中，综合的含义是什么？主要有哪几种类型的综合？ 答：综合：将用行为和功能层次表达的电子系统转换成为低层次的便于具体实现的模块组合装配的过程。有语言综合、行为综合、逻辑综合、结构综合 EDA 技术最终实现目标的 ASIC 可以通过哪三种途径完成？ 答：门阵法 标准单元法 可编辑逻辑器件控制法 基本用法适用范围行为特征信号 signal用于电路线路中信号的连接在整个结构体中任何地方都可以适用在进程最后才对信号赋值 基本用法 适用范围行为特征 信号 signal 用于电路线路中信号的连接 在整个结构体中任何地方都可以适用在进程最后才对信号赋值 变量 variable 用于作为进程中局部数据存储单元只能在所定义的进程中使用 立即赋值 在 VHDL 设计中，给触发器复位有哪两种方法？如果时钟进程中用了敏感信号表，哪种复位方式必须要把复位信号放在敏感信号表中？（3 分） 答：同步复位 异步复位。 异步复位 利用 FPGA 构成数字系统时为什么需要配备一个PROM 或 EEPROM? （2 分） 三、 VHDL 程序填空：（10 分，每空 1 分） 下面程序是一个具有加法和减法功能的 16 位计数器VHDL 描述，试补充完整。空 1 IEEE; （LIBRARY） use 空 2 .STD_LOGIC_1164.all; (IEEE) use ieee.