Strati II FPGA系统电源设计.docxVIP

电源招聘专家 Stratix II FPGA 系统电源设计 2013-04-02 关键字： 嵌入式 频率 时钟 引 言 Stratix II 是 ALTERA 公司生产的一款高性能 FPGA 器件。它采用 TSMC 的90 nm 低 k 绝缘工艺技术生产，等价逻辑单元(LE)高达180 k，嵌入式存储器容量达到9 MB。该器件不但具有极高的性能和密度，而且还针对器件总功率进行了优化，同时可以支持高达1 Gbps 的高速差分I ／O 信号，因而是一款超快的 FPGA。该芯片中所含的高性能嵌入式 DSP 块的运行频率高达370 MHz。另外 Stratix II 还有12个可编程 PLL，并具有健全的时钟管理和频率合成能力。能实现最大的系统性能。 MAX1951是 MAXIM 公司的一款高效的 DC-DC 电源转换芯片，主要用于DSP、FPGA、ASIC 的内核及 I／O 口供电。其高达94％的转 换效率、8脚的 SOP 表贴封装及连续工作时956 mW 的低功耗使其特别适合于便捷式电子设备的应用。MAX1951的输入电压范围为2.6～5.5 V， 输出电压范围为0.8 V～Vin(可调输出)，输出电流可达2 A，精度可达1％，开关频率为1 MHz， 输出效率达94％，且内含过载及过热保护电路。 基于 MAX1951的诸多特点，本文给出了采用该器件为Stratix II FPGA 系统供电以降低其功耗的设计方案。 应用设计 采 用 MAX1951 为 Stratix II FPGA 系 统 供 电 的 参 考 电 路 如 图 1 所 示 。 输入器件参数的设计 输入滤波电容主要是用来降低供电系统的电流峰值、电压纹波和电路开关噪声的影响，使芯 片的输入电压纹波控制在3％以下。系统输入电源的纹波电压与输入滤波电容的关系式如下： VIN_RIPPLE=IOUTVOUT／(fSWVINCIN) 图1中，R4、C5、C3分别为旁路电阻、旁路电容及参考旁路电容，一般取图中定值即可。 输出器件参数的设计 输出分置电阻 电源招聘专家一般默认设计的反馈输入电压为0.8 V，也可以根据所要输出的电压 VOUT 来设计 R2，R3的阻值，一般取 R2的值在2～20 kΩ 之间。这样，R3值的计算式如下： R3=R2[(VOUT／VFB)-1] (1) 输出电感 该电路的输出电感、最大允许电流的输出纹波电压的计算式如下： LINIT=VOUT(VIN-VOUT)／(VINLIRIOUT(MAX)fSW (2) IL(MAX)=(1+LIR／2)IOUT(MAX) (3) VRIOPPLE=VOUT(VIN-VOUT)ESR／(VINLFINAIfSW) (4) 式中，LIR 为电感电流峰值／电感最大平均电流，在对电感尺寸、损耗、输出纹波等参数加以权衡后，一般最小电感电流纹波 LIR 应设置在20％至40％之间。MAX1951的工作频率?SW 为1 MHz。其中 ESR 为输出电容的等效串联电阻，在其生产厂家的网站上可以查到相应容量的 ESR 值。如采用常用的 AVX-TAJA106*010，则其 ESR 为3Ω。 在选取电感时应注意，很多新型器件对电源要求都比较高。所以应尽量加大输出电感容量以降低纹波(但要以牺牲尺寸为代价)。在其饱和电流满足设计要求 的前提下，电感的阻抗应越小越好。因为电感的容量跟其所承受的最大电流成反比，同时在加大电流和电感容量的同时，也会大大增加电感的尺寸及价格，这在便捷 设备的设计初期一定要注意。 输出电容 输出电容蓄电的变化会引起输出电压纹波，一般纹波电流小，纹波电压相应就小。实际电容的简化电路模型是由等效串联电感(ESL)、电容和等效串联电阻(ESR)构成的串联网络。由输出电 容 引 起 的 电 压 纹 波 VRIPPLE 的 计 算 式 如 下 ： 式中，TON、TOFF 为 MAX1951内部 MOSFET 的导通和断开时间，TON 为定值，TOFF 最小取400 ns，所以通常用 TOFF 来计算 VRIPPLE（ESL）。电容的串联等效电感 ESL 由电容生产厂家提供。常用的 TAJ 系列3216、3528封装的 TAN 电容取值1.8 nH 。这样，综合上面 VRIPPLE 的计算式，即可估算出 COUT。 补偿电路设计 图1中，补偿电阻 R1和补偿电容 C2组成的补偿环路可用来提供稳定的宽带补偿，Rl 与 C2的计 算 式 如 下 ： 式中，K 为高频时回路的修正参数，其值与输出电容有关，一般在10μF 时取0.55，22μF 时取0.47。VFB 为参考电压(一般取0.8 V)。gmEA 取定值60μs。Gmc 定值取4.2 s。GMOD 为 DC 电源招聘专家 调 制 增 益 ， RLOAD 为 输 出