数字电子产品设计与制作：二进制计数器电路的设计.pptxVIP

项目4 数字电子钟的设计与制作 ;读一读： 计数器是一种能累计脉冲数目的数字电路，在计时器、交通信号灯装置、工业生产流水线等中有着广泛的应用。计数器电路是一种由门电路和触发器构成的时序逻辑电，它是对门电路和触发器知识的综合运用。计数器是用以统计输入时钟脉冲CP个数的电路。计数器不仅可以用来计数，也可以用来作脉冲信号的分频、程序控制、逻辑控制等。计数器的种类很多，按计数器中触发器的翻转情况，分为同步计数器和异步计数器两种。按照计数值增减情况，可以分为加法计数器、减法计数器和可逆计数器。计数器也有TTL和CMOS不同类型系列产品。计数器累计输入脉冲的最大数目为计数器的模，用M表示，如十进制计数器又可称为模为10的计数器，记作M=10； 触发器有两个稳定状态，在时钟脉冲作用下，两个稳定状态可相互转换，所以可用来累计时钟脉冲的个数。用触发器构成计数器的原理是触发器的状态随着计数脉冲的输入而变化，触发器状态变化的次数等于输入的计数脉冲数。 ;想一想: 一个触发器有_______个稳定状态，可以 构成_____进制计数器；两个触发器有______ 个稳定状态，可以构成________进制计数 器；n个触发器有_________个稳定状态，可 以构成________进制计数器。 ;读一读： 四进制计数器能累计4个时钟脉冲，有4个有效状态，因此用 两个JK触发器就能构成四进制计数器。如图5-8所示为用两个JK触 发器构成的四进制同步加法计数器的逻辑图。 图5-8　　JK触发器构成四进制同步加法计数器逻辑图 图5-8中J0=K0=1时，根据JK触发器的逻辑功能可知，左边的 触发器在CP上升沿作用下，具有翻转的功能；J1=K1=Q0，当Q0=0 时，右边的触发器状态保持不变，当Q0=1时，右边的触发器状态 在CP上升沿作用下，具有翻转的功能。于是得到图5-9所示电路的 状态转换真值表5-3。 根据状态转换真值表5-3画出状态转换图5-9，由图5-9可知该 电路实现了四进制加法计数器的逻辑功能。; 表5-3电路的状态转换真值表 图5-9　　四进制同步加法计数器状态转换图; 想一想: 八进制同步加法计数器需要多少个触发 器？画出其状态转换图。 ;做一做: 1. 创建计数器实验电路 （1）进入Multisim9.0用户操作界面。 （2）按图4-10所示电路从Multisim9.0元器件库、仪器仪表库 选取相应器件和仪器，连接电路。 从TTL元器件库中选择74LS系列，从弹出的窗口的器件列表中 选取74LS112。 从仪表仪器工具栏拽出函数信号发生器图标，为逻辑信号分 析仪提供外触发的时钟控制信号。 单击指示器件库按钮，选取译码数码管用来显示编码器的输 出代码。该译码数码管自动的将四位二进制数代码转换为十六进 制数显示出来。 （3）按图5-10所示选取电路中的全部元器件，进行标识和设 置。 ; 图5-10 计数器仿真测试电路 ; 双击函数信号发生器的图标，打开其参数设置面板按图5-11 所示完成各项设置。 图5-11 函数信号发生器设置 2. 运行电路，完成电路逻辑功能分析。单击工具运行仿真按 钮，启动运行电路。 核对译码数码管显示的数值与输出代码是否一致。 *注意事项： 当数字信号发生器输出的数字速率较高，不停闪动时，应检 查时钟的频率是否为8Hz或再次予以确认。;做一做: 利用数字逻辑箱完成四进制同步加法计数器。 图5-12　　CT74LS112构成的四进制同步加法计数器接线图; 1．根据图4-8画出用CT74LS112构成的四进制同步计数器的接 线图4-12。稳压电源给CT74LS112提供+5V电源，信号发生器提供 计数脉冲，计数器的状态用发光二极管指示。 2．根据图4-12的接线图搭建实验电路图，观察计数功能。 调整信号发生器的频率为1Hz，观察在CP下降沿时刻发光二极 管的工作情况，发光二极管亮表示输出Q为高电平（即Qn+1=1）， 发光二极管灭表示输出Q为低电平（即Qn+1=0），并将观察到的结 果填表5-4。 表5-4　　四进制加法计数器状态表 议一议: