数字电子产品设计与制作：JK触发器.pptxVIP

任务一 基本RS触发器 任务二 同步触发器 任务三 主从触发器 退出 任务四 边沿触发器 任务五 不同类型触发器间的转换 CP=1期间有效 2 同步JK触发器 特性表 JK=00时不变 JK=01时置0 JK=10时置1 JK=11时翻转 状态图 波形图 在数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，都称为JK触发器。 代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程： 将 主从JK触发器没有约束。 2 主从JK触发器 特性表 时序图 电路特点 逻辑符号 ①主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有　CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。 ②输入信号J、K之间没有约束。 ③存在一次变化问题。 带清零端和预置端的主从JK触发器 0 0 1 0 0 1 带清零端和预置端的主从JK触发器的逻辑符号 集成主从JK触发器 与输入主从JK触发器的逻辑符号 主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP＝1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。 CP下降沿时刻有效 2 边沿JK触发器 边沿JK触发器的逻辑符号 边沿JK触发器的特点 ①边沿触发，无一次变化问题。 ②功能齐全，使用方便灵活。 ③抗干扰能力极强，工作速度很高。 集成边沿JK触发器 ①74LS112为CP下降沿触发。 ②CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。 注意