emc电磁兼容测试设计要点分析 设计电路必备.docxVIP

emc电磁兼容测试设计要点分析 设计电路必备去耦环路. 电磁干扰的三要素是干扰源、干扰传输途径、敏感设备。EMC就围绕这些问题 进行研究。最基本的干扰抑制技术是屏蔽、滤波、接地。它们主要用来切断干 扰的传输途径。广义的电磁兼容控制技术包括抑制干扰源的发射和提高干扰接 收器的敏感度，但已延伸到其他学科领域。 本规范重点在单板的EMC设计上，附带一些必须的EMC知识及法那么。在印制电 路板设计阶段对电磁兼容考虑将减少电路在样机中发生电磁干扰。问题的种类 包括公共阻抗耦合、串扰、高频载流导线产生的辐射和通过由互连布线和印制 线形成的回路拾取噪声等。在高速逻辑电路里，这类问题特别脆弱，原因很多: 1、电遮与地线的阻抗随频率增加而增加，公共阻抗耦合的发生比较频繁；2、 信号频率较高，通过寄生电容耦合到步线较有效，串扰发生更容易；3、信号回 路尺寸与时钟频率及其谐波的波长相比较，辐射更加显著。4、引起信号线路反 射的阻抗不匹配问题。……1总体概念及考虑1、五一五规那么，即时钟频率 到5MHz或脉冲上升时间小于5ns,那么PCB板须采用多层板。2、不同电源平面 不能重叠。3、公共阻抗耦合问题。 模型： ZsrIX IX ZL ds8— IXZL IX ZL ds8— / / 4—3///// Nor—：—— 衿.聿片方闫妙、贪h+3 VN1 = I2ZG为电源12流经地平面阻抗ZG而在1号电路感应的噪声电压。 由于地平面电流可能由多个源产生，感应噪声可能高过模拟电路的灵敏度或数 字电路的抗扰度。 解决方法：①模拟与数字电路应有各自的回路，最后单点接地；②电源线与回 线越宽越好；③缩短印制线长度；④电源分配系统去耦。 4、减小环路面积及两环路的交链面积。 5、一个重要思想是：皿上的EMC主要取决于直流电源线的ZvL, kAAA\AAAJC±C.土 电源线分布电感与电容」C-8,好的滤波，L-0,减小发射及敏感u - Z0，^=377(d/w)d r/rr),如果 0. 1 Q 极好。 2布局 下面是电路板布局准那么: 低频.中频/高频”连接器.模拟电路，逻辑电路?模拟接口电路逻辑接口电路.连接器* 低频. 中频/ 高频” 连接器. 模拟电路，逻辑电路? 模拟接口电路逻辑接口电路. 连接器* 逻辑电路， 存储器.摸一数转换器低频模拟10. 数一模转换器， 带状电缆连接器. 1、 晶振尽可能靠近处理器2、模拟电路与数字电路占不同的区域3、高频 放在PCB板的边缘，并逐层排列4、用地填充空着的区域3布线1、电源线 与回线尽可能靠近，最好的方法各走一面。2、为模拟电路提供一条零伏回线， 信号线与回程线小于5： 1。3、针对长平行走线的串扰，增加其间距或在走线 之间加一根零伏线。5、关键线路如复位线等接近地回线。6、为使串扰减至最 小，采用双面#字型布线。7、高速线防止走直角。8、强弱信号线分开。4 屏蔽1、屏蔽 模型： 屏蔽效能SE(dB)=反射损耗R(dB) +吸收损耗A (dB)高频射频屏蔽的关键是反 射，吸收是低频磁场屏蔽的关键机理。 3、静电屏蔽不要求屏蔽体是封闭的，只要求高电导率材料和接地两点。电磁 屏蔽不要求接地，但要求感应电流在上有通路，故必须闭合。磁屏蔽要求高磁 导率的材料做 封闭的屏蔽体，为了让涡流产生的磁通和干扰产生的磁通相消达 到吸收的目的，对材料有厚度的要求。高频情况下，三者可以统一，即用高电 导率材料(如铜)封闭并接地。 4、对低频，高电导率的材料吸收衰减少，对磁场屏蔽效果不好，需采用高磁导 率的材料(如镀锌铁)。 5、磁场屏蔽还取决于厚度、几何形状、孔洞的最大线性尺寸。 6、磁耦合感应的噪声电压加=)1阻人.。050 = )\血.11, (A为电路2闭合环路时 面积；B为磁通密度；M为互感；H为干扰电路的电流。降低噪声电压，有两 个途径，对接收电路而言，B、A和COSO必须减小；对干扰源而言，M和H必 须减小。双绞线是个很好例子。它大大减小电路的环路面积，并同时在绞合的 另一根芯线上产生相反的电动势。 7、防止电磁泄露的经验公式：缝隙尺寸〈Xmin/20o好的电缆屏蔽层覆视率 应为70%以上。5接地1、300KHz以下一般单点接地，以上多点接地，混 合接地频率范围50KHz?10MHz。另一种分法是：＜ 0. 05 X单点接地；＜ 0. 05 X 多点接地。 2、好的接地方式：树形接地 电源性信号地多点接地.多级电路的接地选择 告近低电平流并按信号由小到 大逐步移动的原那么 电源性信号地 多点接地.多级电路的接地选择 告近低电平流并按信号由小到 大逐步移动的原那么. 单点挖地 ＞?且片■与支入式 3、信号电路屏蔽罩的接地。 接地点选在放大器等输出端的地线上。 4、对电缆屏蔽层，L 0. 15X时，一般均在输出