FPGA系统设计分析和总结.docxVIP

公司开始用 CycloneIII 芯片，因此打算把 Altera 的官方文档，AN466:Cyclone III Design Guidelines详细的阅读一遍，并撰写一系列的博文。文章的组织框架按照 altera 的来，除了摘要原文档的内容，我也会加上自己的很多心得。 该笔记不会一次就完成，我会慢慢把它补充完整。 第一篇：芯片选型 考虑器件的资源，包括 LE,ram 资源，硬件乘法器，PLL，全局时钟网络 等。 总体来说，对于 FPGA 设计，资源一定要留有余量，否则最后的时序收敛会比较困难。我认为使用 80%左右是比较合适的。对于资源使用量在 95%以上的设计， 除了时序收敛，可能还会遇到一些你想不到的问题。 LE 是 5K 到 120K。要对设计需要的资源做一个估算，120K，对于大部分的应用，应该是一个很大的数字了。 ram 资源为 400K-3888Kbit.注意 ram 块的大小都是 9Kbit,有些模块，比如fifo，实际上用不到 9K 的资源。但不管你用多少，都得占用一个 ram（有些情况下占用 0.5 个 ram)。所以 ram 的数量是否足够也得考虑。 乘法器的数量 23-288 个。注意是 18*18bit 的乘法器。实际使用时，要看应用需要的乘法器精度是多少。 D.PLL 的数量为 2-4 个。每个 PLL 可以输出 5 个时钟，一般的设计够用了。如果设计中的时钟很多，就得仔细考虑了。 E.全局时钟网络为 10-20 个。一般够用，如果设计中有很多时钟或者很多扇出(fan-out)很大的信号,比如复位信号，也得仔细考虑。 考虑引脚，封装和迁移 引脚数量。设计前，就要考虑需要多少普通 IO(LVTTL），这个应该是比较好计算的。电平有几种，因为一个 bank 只能 1 个 IO 电平。需要多少 LVDS 管脚， 一些小封装器件的 LVDS 管脚很少。 封装。封装影响到引脚数量。还影响到焊接的难度。EQFP 和 PQFP 当然好焊接 也好拆卸，如果是 也好拆卸，如果是 BGA 的，一般需要找专人焊接（需要专门的工具），价格也贵。布线难度：用 BGA，还得出注意 ball pitch(焊接球的间距）。1.0mm 的当然比0.8mm 的好布线。F780 比 F484 的外圈引脚数量多，当然也好布线一些。体积： 也就是芯片的大小了，比如用于移动和手持应用，就得考虑大小了。不过体积小， 布线就难，所以这时 pcb 的层数往往从 6 层起，上不封顶。 器件迁移。也就是相同封装，资源不同的器件可以直接替换使用。当然都得是CycloneIII 的器件。这样的好处在于，初期设计时可以用大规模的器件，设计成功后，根据实际的资源使用情况，更换更经济的器件来量产。具体的型号替换， 文档上说得很清楚，这里就不说了。如果考虑型号替换设计，要仔细核对每个芯片的引脚文档，最后决定出画原理图时芯片的引脚定义。这里说一个技巧，那就是规模最大的芯片的引脚定义，一般是最接近的，但也会有修改。 考虑器件速度 速度分为-6,-7,-8。-6 是最快的，也是最贵的。每一档次速度相差 20%, 包括内部工作频率和 IO 速度。FPGA 的实际最高工作频率和这些数字无关，和具体的设计相关。我的经验是，对于很多代码，-8 的器件能跑到 130MHz 左右。以前用 CycloneII 的-8 器件，只能跑到 110MHz 左右。说明CycloneIII 比 II 还是有进步的。 额外说一点，器件还分商业级，工业级和汽车三种类型。我们一般采购的都是商业级器件。差别在于温度范围和稳定性。如果产品的工作温度在在 0-70 度之间，稳定性要求也不是太高，用商业级就可以了。要求高，那就多出钱吧。 官方文档的下载链接：/literature/an/an466.pdf 第二篇.早期系统规划 早期功耗估计 需要提早就估算好芯片的功耗是多少，才能做好供电设计和散热设计。下面是 Altera 对于 Cyclone III 器件的功耗估计 excel 表格： /support/devices/estimator/cy3-estimator/cyc loneiii_epe_72sp1.xls 如果设计已经基本完成，QuartusII 软件也可以根据实际设计估算功耗。 I/O 支持 三类 I/O 标准，包括Single-ended(单端），Voltage-referenced（参考电压），Differential（差分）。三者各有优缺点。不过在实际应用中，使用哪种标准，往往由 FPGA 连接的芯片决定。 灵活的 I/O bank。8 个 bank 的 I/O 电压和 Vref 参考电压可以不一样，但在每个 bank 内部必须一致。在 I/O 电压确定的情况下，还可以有一定