路E反向复用FPGA设计方案.pdfVIP

4路E1反向复用FPGA设计方案 目 录 1 4 路 E1 反向复用 FPGA 设计方案 5 1 系统工作特点 5 2 检测和建链、拆链 5 2.1 寄存器定义 5 2.2 检测和建链过程： 7 2.3 拆链、重新建链和带宽自动调整11 2.4 信令定义 11 2.5 复帧和宏帧 13 2.5.1 复帧的收发与同步13 2.5.2 宏帧的收发与同步14 3 发送模块和接受模块工作流程 16 4 系统组成功能框图 20 5 CPU 接口 21 5.1 功能 21 5.2 寄存器 21 5.2.1 配置寄存器(REG_CONFIG) 22 5.2.2 状态寄存器23 5.3 CPU 模块功能框图 29 5.4 CPU 接口工作特点30 5.4.1 CPU中断响应30 5.4.2 CPU对芯片复位31 6 各模块接口信号 31 6.1 IM 发送模