译码器电路原理及应用实验报告.pdf

奕晖数字电路第三次实验实验报告 3.3 译码器电路原理及应用 74LS138 是一种常见的普通 3-8 线译码器， 它将输入的二进制代码译成低电平信号在对应的引脚输出。同时 74LS138 也是一种中规模集成电路器件（MSI），它本身是为实现译码的逻辑功能而设计的，但由于它的输入、输出 关系的一些特点，我们也可以用它来实现任意三输入变量的组合逻辑电路。 一、实验目的 1. 熟悉译码器的功能与使用方法。 2. 掌握用中规模集成电路（MSI） 设计的组合逻辑电路的方法。 二、实验仪器及器件 1. 数字电路实验箱、数字万用表、示波器。 2. 虚拟器件： 74LS00 ， 74LS197 ， 74LS138。 三、实验预习 1. 阅读实验原理， 查阅芯片数据手册掌握 74LS138 工作原理、 功能表及其使用方法。 引脚图 74LS138工作原理：74LS138 为3 线－8 线译码器，共有 54/74S138和 54/74LS138两种线路结构型式，其工作 原理如下： 　　①当一个选通端（E1）为高电平，另两个选通端（（/E2））和（/E3））为低电平时，可将地址端（A0、 A1、A2 ）的二进制编码在Y0至Y7对应的输出端以低电平译出。（即输出为Y0至Y7的非）比如：A2A1A0=110 时，则Y6输出端输出低电平信号。 　　②利用 E1、E2和E3可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。 　　③若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。 　　④可用在8086的译码电路中，扩展内存。 任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0 ，其余7个输出引脚全为高电平1。 如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。 3-8译码器真值表为 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 逻辑表达式为 由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。 　　71LS138有三个附加的控制端、和。当、时，输出为高电平，译码器处于工作状态。否则，译码器被禁止，所有 的输出端被封锁在高电平这三