移位寄存器的实现——汽⻋尾灯控制电路的实现实验报告.pdf

奕晖数字电路第六次实验报告 4.2 移位寄存器的实现——汽⻋尾灯控制电路的实现 移位寄存器是⼀种以在相同脉冲下⼯作的触发器为基础的器件。移位寄存器不仅能寄存数据，⽽且在时钟 信号的作⽤下实现数据依次左移或者右移。 可以通过触发器的串联构成移位寄存器电路，并进⼀步应⽤于 电路综合设计中。 ⼀、实验⽬的 1. 熟悉 J-K 触发器的逻辑功能。 2. 掌握 J-K 触发器构成移位寄存器的设计⽅法。 ⼆、实验仪器及器件 1. 数字电路实验箱、⽰波器。 2. 74LS73， 74LS00 ， 74LS08 ， 74LS20 等。 三、实验预习 1. 复习 J-K 触发器的逻辑功能和使⽤⽅法。 在有效时钟的脉冲边沿没到达时，即clk=0 ，或者clk=1 ，或者clk由⾼电平跳转到低电平，与⾮门G3和G4将 J与K端的输⼊信号屏蔽 ，触发器状态不受输⼊信号的影响，维持不变。在时钟上升沿信号到来时，触发器 的状态将会随着J与K的输⼊产⽣相应的变化。当J=0 ，K=0时，触发器的状态维持不变，Qn=Qn+1.当J=0 ， K=1时，触发器被置成0状态，当J=1 ，K=0时，触发器被置成1状态，当J 1，K=1时，触发器翻转。由此可 以得到触发器的特性表 ： 由特性表可以总结出J-K触发器的特性⽅程 ： 2. 学习移位寄存器的逻辑功能。 奕晖数字电路第六次实验报告 1 3. 阅读实验原理， 在 Proteus 环境下，参照实验原理使⽤ J-K 触发器分别实现左移寄存器和右移寄存器， 并通过仿真验证电路功能。 左移寄存器 右移寄存器 奕晖数字电路第六次实验报告 2 四、实验原理 1. 使⽤ J-K 触发器实现右移寄存器 以右移寄存器为例，如下图所⽰， Q3、 Q2、 Q1、 Q0 依次作为移位寄存器从左到右的输出端， DSR 是 右移数据输⼊端。 奕晖数字电路第六次实验报告 3 J-K 触发器第⼀级触发器 （最左位） J3 DSR 、 K3 DSR ，第⼀级触发器的输出Q3，按 J2=Q3、 K2= Q3 接⼊下⼀级触发器。第三、四级触发器也按照第⼆级触发器接法。当 DSR 是⾼电平时，第⼀级触发器置 位。在下⼀个时钟下降沿到来后，第⼆级触发器置位。随着时钟下降沿的到来，第三级触发器、第四级触 发器依次置位 ；当DSR 是低电平时，第⼀级触发器清零。在下⼀个时钟下降沿到来后，第⼆级触发器清 零。随着时钟下降沿的到来，第三级触发器、第四级触发器依次清零。从⽽实现DSR 的右移。 2. 使⽤ J-K 触发器实现双向移位寄存器 双向移位寄存器是指在控制信号作⽤下既可以左移⼜可以右移的寄存器。如下表所⽰为双向移位寄存器的 功能表。 双向移位寄存器也可由串联的触发器添加适当的组合逻辑电路构成。 通过将双向移位寄存器的功能表与实 验 4.1 J-K 触发器功能表对⽐， 可发现双向移位寄存器的清零和保持功能可直接⽤ J-K 触发器的清零端和 保持功能直接实现，⽽双向移位寄存器的左移、右移以及并⾏送数功能则需要使⽤ J-K 触发器的清零和置 数功能来实现。 以并⾏送数为例， 如下图所⽰， Q3、 Q2、 Q1、 Q0 依次作为移位寄存器从左到右的输出端， D3、 D2、 D1、 D0 是并⾏数据输⼊端。 J-K 触发器每级触发器的J3=J2=J1=J0=Dn ，K3=K2=K1=K0 Dn,则随 着时钟的下降沿到来，输⼊数据 Dn 为⾼电平时，对应触发器的输出端 Qn=1 ； Dn 为低电平时，对应的输 出端 Qn=0 ，从⽽实现将 D3、 D2、 D1、 D0 并⾏送数⾄ Q3、 Q2、 Q1、 Q0端。