特殊计数器的实现实验报告.pdf

奕晖数字电路第七次 实验报告 4.5 特殊计数器的实现 4.7 利⽤ MSI 设计时序逻辑电路 （1） ——六⼗进制计数器的实现 特殊计数器是指⽤于计数的有效状态的数⽬不是2n 的计数器，即使⽤触发器搭建的 计数器电路的输出状态数⽬⽐特殊计数器的有效状态数⽬多，电路的输出状态中存在 特殊计数器未涵盖的状态，因此特殊计数器的电路设计中必须要检查电路可能出现的 异常计数器状态的⾃启动。 使⽤集成计数器搭建计数器， 避免了通过化简次态卡诺图求取触发器驱动⽅程的 繁琐步骤，同时也降低了电路连接的复杂度。使⽤集成计数器时需要区分芯⽚采⽤的 清零和置数⽅式，设计符合进制要求的计数器电路。 ⼀、实验⽬的 1. 熟悉 J-K 触发器的逻辑功能。 2. 掌握 J-K 触发器构成特殊计数器的⽅法。 3. 熟悉中规模集成电路计数器的功能及应⽤。 4. 复习中规模集成电路译码器的功能及应⽤。 5. 复习七段数码管扫描式显⽰电路的⼯作原理。 6. 学会综合测试的⽅法。 ⼆、实验仪器与器件 1. 数字电路实验箱、⽰波器。 2. 74LS73， 74LS00 ， 74LS08 ， 74LS20 ，74LS160，74LS157等。 三、实验预习 1. 复习时序逻辑电路设计⽅法。 2. 阅读实验原理， 在 Proteus 环境下，按照实验原理⽰例步骤完成特殊⼗⼆进制计 数器的搭建，通过仿真，观察并记录电路的输⼊、输出波形，从⽽验证电路逻辑 奕晖数字电路第七次实验报告 1 功能。 3. 阅读实验原理，学习使⽤集成计数器搭建任意进制计数器的⽅法。 4. 阅读实验原理，学习 74LS160 的功能和使⽤⽅法。 5. 阅读实验原理， 在 Proteus 环境下，参考实验原理⽰例完成使⽤集成计数器 74LS160 搭建⼆⼗四进制计数器，通过仿真，观察并记录电路的输⼊、输出波 形，从⽽验证电路逻辑功能。 实验原理中的设计有些问题，改进如下 奕晖数字电路第七次实验报告 2 四、实验原理 1. 特殊计数器的设计 使⽤触发器实现计数器的设计需按照时序电路的设计步骤得到触发器的驱动⽅程 ，画 出逻辑图，连接电路实现。以设计特殊的⼗⼆进制计数器 （没有 0000、1101、 1110、 1111 状态，需考虑⾃启动）为例，⽤ J-K 触发器和门电路设计实现如下图所 ⽰的⼗⼆进制计数器。 奕晖数字电路第七次实验报告 3 特殊计数器的设计步骤如下 ： (1) 确定电路所需触发器数⽬。 如⼗⼆进制计数器状态转换图所⽰， ⼗⼆进制计数器的有效状态为 m=12 ，求所需触 发器数⽬ n。 根据 2n≥m =12 ，可得 n=4 ，即需要 4 个 J-K 触发器 (2) 画出⼗⼆进制计数器的 Q3Q2Q1Q0 次态卡诺图，如下图所⽰。 (3) 分别化简 Q3、 Q2、 Q1、 Q0 次态卡诺图，如下图 4-25 所⽰。 在次态卡诺图化 简过程中需注意包含 Qn 和Qn项的保留，以便下⼀步 J-K 触发器 J、 K 表达式得 到。 1 1 1 1 奕晖数字电路第七次实验报告 4 (4) 通过对照 Qn+1、Qn+1、Qn+1、 Qn+1 的输出表达式与 J-K 触发器的特征⽅程