CMOS模拟集成电路版图设计：基础、方法与验证 PPT课件 第二章 CMOS模拟集成电路版图基础.ppt

10、分段电阻优于曲折电阻 11、避免在精密匹配的电阻上走线 在实际中，应尽力避免在精密匹配的电阻上走线，若不可避免，则要以相同方式跨越所有电阻分段。 电阻匹配（5） 电容匹配 1、对于匹配电容使用相同的几何形状。 不同尺寸或形状的电容匹配较差，所以匹配电容总应当使用相同的几何形状。 如果电容的大小不相同，那么每个电容应当由多个区块（或单元电容）构成，其中每一个区块都应有相同的几何形状。较大的电容应由多个区块并联组成，而较小的电容应由较少的区块并联构成。 单元电容不应串联连接，因为上下极板寄生电容之间的差异会产生系统失配。 电容匹配（1） 2、对于精密匹配电容使用正方形状。 外周边长的偏差是电容随机失配的主要来源。周长与面积比值越小，可以获得的匹配程度越高。 在各种矩形形状中，正方形的周长与面积之比最小，因而可以给出最佳匹配。适度纵横比（2：1或3：1）的矩形电容可以用于构成中度匹配电容，但精密匹配电容总应当使用正方形。 应当避免使用怪异的几何形状，因为难以预测其周长偏差的大小。 电容匹配（2） 3、让匹配电容大小实际可行。 增加电容尺寸可以减小随机失配。存在这样一个最优的电容尺寸，当超过此最优尺寸时，梯度效应引起的偏差逐渐增加。 在几种CMOS工艺中，正方形电容的最优尺寸在20×20um—50×50um之间。大于约1000um2的电容应当划分多个单元电容，因为合适的交叉耦合会使梯度效应减小到最小并且可以整体匹配。 电容匹配（3） 4、让匹配电容彼此靠近 匹配电容总应当彼此靠近。如果涉及到很多电容，应该排列这些电容形成一个纵横比尽可能小的矩形阵列。 例如，如果需要32个匹配电容，就考虑使用4×8的阵列。这些匹配电容也可以选择5×7的阵列构成，其中未使用的三个电容为dummy电容连接。 单元电容的相邻行之间的间隔应相等，同样其相邻列之间的间隔也应相等。 电容匹配（4） 5、在阵列的外围放置dummy电容。 dummy电容会在横向静电场中屏蔽匹配电容，并且会消除蚀刻率的波动。适度匹配通常只需要一圈最小宽度的dummy电容，最小匹配根本不需要dummy电容。 每个dummy电容的两个极板都必须连接，以防止静电电荷在dummy电容极板上积累，从而干扰毗邻器件的工作。 dummy电容和毗邻的单元电容之间的间隔应等于单元电容各行之间的间隔。 a c b 电容匹配（5） 6、交叉耦合阵列电容。 电容阵列自身适合于交叉耦合，因为单元电容构成紧凑的正方形而不是细长的矩形。 典型的阵列由几行和几列电容组成。即使是等值的两个匹配电容的情形，也可以通过把每个电容一分为二来构建一个非常紧凑的交叉耦合阵列。 交叉耦合使匹配电容上的氧化梯度效应最小，并且提供了对于应力和热梯度效应的保护。 匹配电容的质心应精确对齐。实际上，这对大的电容阵列来说难以做到，所以设计者常常不可避免的满足于次最优的叉指形模式。 电容匹配（6） 差分线布线 差分逻辑是模拟集成电路中常见的结构,是一种需要高度匹配的逻辑电路。 真正要实现电路的匹配效果好, 要保证器件的匹配, 也要充分考虑信号线上面的相互匹配。无论是信号线的长度宽度还是产生的寄生参数都是我们必须认真考量的。 差分布线一致（1） 差分对主要使VGS匹配，而电流镜主要使ID匹配。 我们经常在设计版图过程中发现其中的一条需要与另外一条匹配的信号线被其它的器件或连线挡住了, 从而造成两条线路的长度不同, 因此破坏了匹配的要求。通过波形分析我们也可以清晰的看到异样,所以我们要尽可能保证需要匹配的导线长度也要一致。 差分布线一致（2） 器件匹配总则 之一：把匹配器件相互靠近放置。 之二：使器件保持同一方向。 之三：选择一个中间值作为根部件。 之四：采用指状交叉方式。 之五：用虚拟器件包围起来。 之六：四方交叉成对器件。 之七：使布线上的寄生参数匹配。 之八：使每一样器件都对称。 之九：使差分布线一致。 之十：使器件宽度一致。 之十一：采用尺寸较大的器件。 之十二：注意临近的器件。 器件匹配总则 * 采用一些方法，使得某一器件的响应能完全符合并跟踪另一个器件的变化，这称为匹配。如图所示，由于某些因素的影响，红色器件和黄色器件有相同的变化，这两个器件匹配较好。而在第二个图中，红色器件和黄色器件的响应有偏差，两个器件匹配不好。采用特定结构以获得一个确定不变化比值的器件被称为匹配器件。模拟电路的性能和精度很大程度上取决于匹配。相比之下，数字电路的版图对于器件之间的匹配没有什么要求。 将需要四方交叉的管子合并，合并成如图所示的结构。这样既可以做到很好的匹配，同时可以节省面积。 四方交叉不仅可以做成如左图所示的结构