基于FPGA的CAN总线通信节点设计.docxVIP

PAGE 1 PAGE 1 基于FPGA的CAN总线通信节点设计 摘要： 以FPGA 代替传统的单片机和外围扩展芯片， 给出了CAN 总线通信节点的具体设计方案。其中以SJA1000为CAN 总线掌握器、FPGA 为主掌握器， 设计实现通信节点的硬件接口电路。基于对CAN 总线掌握器的功能分析， 并应用Verilog语言进行软件设计， 从而实现CAN节点之间的通信功能。 0 引言  CAN 总线允许高达1M bit /s通讯速率， 支持多主通讯模式， 有高抗电磁干扰性而且能够检测出通信过程中产生的任何错误， 已被广泛应用到各自动化掌握系统中。在项目的特别环境要求下， CAN总线通信要求使用FPGA作为系统中的主掌握器， 较之传统设计使用的单片机， FPGA能够在速度和体积上有更好的适应性。FPGA 一方面削减了电路板的简单程度， 缩短了实现周期； 另一方面， 其丰富的资源、超高的性能和敏捷的可编程性， 提高了整个设备的牢靠性， 大大增加了电路板设计的敏捷性和可扩展性。文中通过设计FPGA 的接口电路， 并利用Verilog语言来编程实现CAN节点之间的通信功能。  1 CAN 接口硬件设计  1.1 CAN 节点的系统构成  一般来说， 每个CAN 模块能够被分成3 个不同的功能块，其结构如图1所示。CAN总线收发器供应CAN协议