单片机AT89S52介绍修订版本.docxVIP

AT89S52 简介 AT89S52 是一个 8 位单片机，片内 ROM 全部采用 FLASH ROM 技术，与 MCS-51 系列完全兼容，它能以 3V 的超低电压工作，晶振时钟最高可达 24MHz。AT89S52 是标准的 40 引脚双列直插式集成电路芯片，有 4 个八位的并行双向 I/O 端口， 分别记作 P0、P1、P2、P3。第 31 引脚需要接高电位使单片机选用内部程序存储 器；第 9 引脚是复位引脚，要接一个上电手动复位电路；第40 脚为电源端 VCC， 接+5V 电源，第 20 引脚为接地端 VSS，通常在 VCC 和 VSS 引脚之间接μF 高频滤 波电容。第 18、19 脚之间接上一个 12MHz 的晶振为单片机提供时钟信号。 AT89S52 单片机说明如下: 此芯片是一种高性能低功耗的采用 CMOS 工艺制造的 8 位微控制器，它提供 下列标准特征： 8K 字节的程序存储器， 256 字节的 RAM,32 条 I/O 线， 2 个 16 位 定时器/计数器, 一个 5 中断源两个优先级的中断结构， 一个双工的串行口, 片 上震荡器和时钟电路。 引脚说明： ·V ：电源电压 CC ·GND:地 ·P0 口： P0 口是一组 8 位漏极开路型双向 I/O 口，作为输出口用时，每个 引脚能驱动 8 个 TTL 逻辑门电路。 当对 0 端口写入 1 时，可以作为高阻抗输入端 使用。 当 P0 口访问外部程序存储器或数据存储器时，它还可设定成地址数据总线 复用的形式。在这种模式下， P0 口具有内部上拉电阻。 在 EPROM 编程时， P0 口接收指令字节，同时输出指令字节在程序校验时。 程序校验时需要外接上拉电阻。 ·P1 口： P1 口是一带有内部上拉电阻的 8 位双向 I/O 口。 P1 口的输出缓冲 能接受或输出 4 个 TTL 逻辑门电路。当对 P1 口写 1 时，它们被内部的上拉电阻 拉升为高电平，此时可以作为输入端使用。当作为输入端使用时， P1 口因为内 部存在上拉电阻，所以当外部被拉低时会输出一个低电流( I )。 IL ·P2 口： P2 是一带有内部上拉电阻的 8 位双向的 I/O 端口。 P2 口的输出缓 冲能驱动 4 个 TTL 逻辑门电路。当向 P2 口写 1 时，通过内部上拉电阻把端口拉 到高电平，此时可以用作输入口。作为输入口，因为内部存在上拉电阻，某个引 脚被外部信号拉低时会输出电流( I )。 IL P2 口在访问外部程序存储器或 16 位地址的外部数据存储器(例如 MOVX ＠ DPTR)时， P2 口送出高 8 位地址数据。在这种情况下， P2 口使用强大的内部上 拉电阻功能当输出 1 时。当利用 8 位地址线访问外部数据存储器时(例 MOVX ＠ R1) ,P2 口输出特殊功能寄存器的内容。 当 EPROM 编程或校验时， P2 口同时接收 高 8 位地址和一些控制信号。 ·P3 口： P3 是一带有内部上拉电阻的 8 位双向的 I/O 端口。 P3 口的输出缓 冲能驱动 4 个 TTL 逻辑门电路。当向 P3 口写 1 时，通过内部上拉电阻把端口拉 到高电平，此时可以用作输入口。作为输入口，因为内部存在上拉电阻，某个引 脚被外部信号拉低时会输出电流( I )。 IL P3 口同时具有多种特殊功能，具体如下表 1 所示 : 端口引脚RXD (串行输入口)TXD 端口引 脚 RXD (串行输入口) TXD (串行输出口) INT0 (外部中断 0) INT1 (外部中断 1) T0 (定时器 0) T1 (定时器 1) WR (外部数据存储器写选通) RD (外部数据存储器都选通) 第二功能 表 1 P3 口的第二功能 ·RST:复位输入。当振荡器工作时， RST 引脚出现两个机器周期的高电平将 使单片机复位。 ·ALE/PROG :当访问外部存储器时，地址锁存允许是一输出脉冲，用以锁 存地址的低 8 位字节。当在 Flash 编程时还可以作为编程脉冲输出( PROG )。 一般情况下， ALE 是以晶振频率的 1/6 输出， 可以用作外部时钟或定时目的。 但也要注意，每当访问外部数据存储器时将跳过一个 ALE 脉冲。 · PSEN ：程序存储允许时外部程序存储器的读选通信号。当 AT89C52 执行 外部程序存储器的指令时，每个机器周期PSEN 两次有效，除了当访问外部数据 存储器时， PSEN 将跳过两个信号。 · EA /V :外部访问允许。为了使单片机能够有效的传送外部数据存储器从 PP 0000H 到 FFFH 单元的指令， EA 必须同GND 相连接。需要主要的是，如果加密位 1 被编程，复位时 EA 端会自动内部锁存。当执行内部编程指令时， EA