芯片设计技术.pptx

;; 芯片设计流程; 芯片设计流程;芯片设计流程 - 前端; 芯片设计流程 - 后端;; 前端设计流程 ; 前端设计流程—工艺选择; 前端设计流程--IP; 前端设计流程--RTL;芯片可测性设计DFT（Design for Test ） ;RTL代码设计规则检验 采取nLint工具，针对电路进行设计规则检验，包含代码编写格调、DFT、命名规则和电路综合相关规则等。; 前端设计流程 ;验证工作量占整个芯片开发周期50%到70% 验证工???师数量应该超出设计工程师;模块级验证（block level） 子系统级验证（subsystem level） 系统级验证（system level）;模拟（simulation） 仿真（emulation） 形式验证（formal verification）; 前端设计流程--验证; 前端设计流程--验证; 前端设计流程--验证;白盒法 黑盒法 灰盒法;芯片验证流程（以LINUX-VCS环境下为例）: ; ; 前端设计流程 ;结构说明和RTL编码;静态时序分析;确定芯片最高工作频率 经过时序分析能够控制工程综合、映射、布局布线等步骤，降低延迟，从而尽可能提升工作频率 检验时序约束是否满足 能够经过时序分析来查看目标模块是否满足约束，如不满足，能够定位到不满足约束部分，并给出详细原因，深入修改程序直至满足时序要求 分析时钟质量 时钟存在抖动、偏移、占空比失真等不可防止缺点。经过时序分析能够验证其对目标模块影响; 前端设计流程—时序分析;综合后STA 建立时间不符合--重新设计 保持时间不符合-此处修改或布局后修改（依据大小） 采取统计线载模型;布局后STA： 布局工具将关键单元彼此靠近放置用以最小化路径延迟 修改保持时间违例（或依据违例程度选择布线后修改） ;布线后STA： 加入寄生电容和RC连线延迟 修正保持时间（插入缓冲器） 最靠近实际情况; 前端设计流程 ;覆盖率作为一个判断验证充分性伎俩已成为验证工作主导。;覆盖率分类 从目标上分，可将覆盖率大致分为两类： 代码覆盖率： 作用：检验代码是否冗余，设计关键点是否遍历。 被检测对象：RTL代码 检测方法：工具自动生成 功效覆盖率： 作用：检验功效是否遍历。 被检测对象：自定义容器 检测方法：自定义搜集条件;代码覆盖率可分为： 行覆盖率 分支覆盖率 路径覆盖率 条件覆盖率 翻转覆盖率 状态机覆盖率 功效覆盖率可分为： 基于控制功效覆盖率 基于数据功效覆盖率; 验证阶段能够分为单元验证（UT）阶段、集成验证（IT）阶段和系统验证（ST）阶段。 单元验证阶段，关心是模块功效和模块质量，此时出口条件为代码覆盖率。普通业内惯用出口条件是：行覆盖率到达100％，分支覆盖率到达100％，条件覆盖率到达95％，状态机覆盖率到达90％，对没有覆盖需给出合理说明。 集成验证阶段，关心系统功效，以及模块与模块之间接口，此时出口条件为功效覆盖率。普通业内惯用出口条件是：功效覆盖率到达90％，对没有覆盖率需给出合理说明。;功效覆盖率高、代码覆盖率低： 验证计划不充分，需要增加功效覆盖点。 代码覆盖率高、功效覆盖率低： 设计没有实现指定功效。 ; 前端设计流程--覆盖率; 前端设计流程 ;工具：synplify 、xilinxISE/Vivado、alteraquartus ; 验证主要针对了模块、系统功效测试，而FPGA下载测试则更靠近芯片实际应用环境进行功效和性能上测试。 测试平台：FPGA开发板、外围电路 ; 前端设计流程 ;逻辑综合结果就是把设计实现HDL代码翻译成门级网表（netlist）。 设定约束条件：如电路面积、时序要求等目标参数。 逻辑综合是基于特定综合库，而不一样库中，门电路基本