(电子行业企业管理)数字电子钟设计.docxVIP

电子信息工程系082班丘伟波08号 时制数字电子钟设计 采用石英晶体振荡器产生固定频次的脉冲，经分频器分频后充任数字电子钟的秒脉 冲，分频器用14级二进制串行分频器CD4060及双D触发器74LS74组成。采用集成十进 制异步计数器74LS90分别组成六进制、十进制和二十四进制计数器，来组成秒、分、时 计数器。采用BCD-7段译码器CD4511作为译码输出并将时、分、秒显示在LED显示器上。 校时电路与报时电路主要由门电路组成，采用74LS系列集成电路。图1-1-2为数字电子 钟的系统框图。 时显示分显示秒显示 译码器译码器译码器 时计数器分计数器秒采用 校时电路 晶体振荡器分频器 图1-1-2数字电子钟系统框图 1.2 系统设计 秒脉冲发生器 VCC C1 5V VCC 1 4 1 2 10pF 1 1 ~1PR S R 2 5 R M U23 1D U22A1Q R43 X1 4060BD_5V 74LS74N 61Hz R145-32.768kHz15m|? CC 3 1CLK~1Q TT 1119876543 RCOOOOOOOOOO 09 32 15 34 645 7 ~1CLR C2 R46 1 1 1 1 1 1 5 4 3 2 0 10pF 330k|? 电子信息工程系082班丘伟波08号 图1-2-1-1秒脉冲发生器电路 秒脉冲发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字电子钟的质 量。采用高精度和高稳定度的石英晶体振荡器发出脉冲，经过分频获得1Hz的秒脉冲。该 设计采用标称频次为32768Hz的石英晶振，经过15次二分频后获得1Hz的脉冲输出。电 路图如图1-2-1-1所示，74LS74的5脚输出1Hz秒脉冲。集成芯片CD4060是14级二进制 串行分频器，其引脚图和内部构造图分别如图 1-2-1-2和图1-2-1-3 所示。双D触发器 74LS74的引脚图如图1-2-1-4所示。 图1-2-1-2CD4060引脚图图1-2-1-474LS74引脚图 图1-2-1-3CD4060内部构造图 2 电子信息工程系082班丘伟波08号 秒、分、时计数器 利用6片集成十进制异步计数器74LS90分别组成2个六十进制和1个二十四进制计 数器，充任秒、分、时计数器。由于74LS90本身带有置0和置9功能，因而不需外加门 电路即可实现清0功能。74LS90的引脚图和功能表如图1-2-2-1和表1-2-2所示。当Q0 和CLK1相连时，其功能为8421BCD码十进制计数器。当 MR1和MR2全为高电平时，计数器置0；当MS1和MS2全为 高电平时，计数器置9。因此秒个位和分个位计数器直接 将74LS90的12脚与1脚相连组成，而秒十位和分十位由 74LS90组成六进制计数器，即将其9、8脚分别接2、3脚。 时计数器为二十四进制计数器，可将时个位芯片的8脚接 时个位和时十位芯片的2脚，将时十位芯片的9脚接时个 位和时十位芯片的3脚组成。进位时，由于74LS90的时钟 脉冲是下降沿触发的，可将低位计数器的输出最高位与高位计数器的时钟脉冲相连，当低 位计数器的输出最高位由高电平变为低电平时触发高位计数器计数，实现进位。秒、分、 时计数器分别如图1-2-2-2、图1-2-2-3、图1-2-2-4所示。 图1-2-2-174LS90引脚图 表1-2-274LS90功能表 接译码器接译码器 2 98 1 2 1 1 1 1 981 ABCD U15 ABCD U18 QQQQ QQQQ 51 74LS90N 4 2 74LS90N AB 1212 AB 1212 NN NN II 00 99 I I 0 0 9 9 RRRR RRRR 4 23 67 4 23 67 11 11 3 03 电子信息工程系082班丘伟波08号 接秒脉冲 图1-2-2-2秒计数器 接译码器接译码器 2 9 8 1 2 98 1 1 1 1 1 ABCD U9 ABCD U12 5 QQQQ QQQQ 1 74LS90N 4 2 74LS90N AB 12 12 AB 12 12 NN NN II 00 99 II 00 99 RR RR RR RR 4 23 6 7 4 1 23 67 11 1 0 3 接秒十位芯片8脚 图1-2-2-3分计数器 接译码器接译码器 2 9 8 1 2 9 8 1 1 1 1 1 ABCD U3 ABCD U6 4 QQQQ QQQQ 1 74LS90N 2 74LS90N 5 AB 1212 AB 1212 NN 0099 NN 0099 II RRRR II RRRR 4 23 67 4 23 67 11 11 3 0 接分十位芯片8脚 图1-2-2-4时计数器 译码显示电路gfGNDab 4 电子信息工程系