原理图checklist修订版本.docxVIP

原理图 checklist 类别 检视规则 检视规则 检视规则 检视规则 差分网络 单网络 空网络 网格 网络属性 封装库 绘制要求 指示灯 网口连接 器 网口变压 器 按键 电阻上下 拉 OD 门 描述 原理图需要进行检视，提交集体检视是需要完成自检，确保没有低 级问题。 原理图要和公司团队和可以邀请的专家一起进行检视。 第一次原理图发出进行集体检视后所有的修改点都需要进行记录。 正式版本的原理图在投板前需要经过经理的审判。 原理图中差分线的网络，芯片管脚处的 P 和N 与网络命令的P 和 N 应该一一对应。 原理图中所有单网络需要做一一确认。 原理图中所有空网络需要做一一确认。 1 、原理图绘制中要确认网格设置是否一致。 2 、原理图中没有网格最小值设置不一致造成网络未连接的情 况。 确认网络是全局属性还是本地属性 1 、原理图中器件的封装与手册一致。 2 、原理图器件是否是标准库的 symbol 。 原理图中器件的封装与手册一致。 设计默认由电源点亮的指示灯和由 MCU 点灭的指示灯， 便于故障 时 直观判断电源问题还是 MCU 问题 确认网口连接器的开口方向、是否带指示灯以及是否带 PoE 确认变压器选型是否满足需求，比如带 PoE 确认按键型号是直按键还是侧按键 同一网络避免重复上拉或者下拉 芯片的 OD 门或者 OC 门的输出管脚需要上拉 匹配 三极管 可测试性 连接器防 呆 仿真 仿真 时序 时序 时序 复位开关 复位设计 复位 电平匹配 功耗 缓启 磁珠 连接器 标识 高速信号的始端和末端需要预留串阻 三极管电路需要考虑通流能力 在单板的关键电路和芯片附近增加地孔，便于测试 连接器选型时需要选择有防呆设计的型号 低速时钟信号，一驱动总线接口下挂器件的驱动能力、匹配方 式、 接口时序必须经过仿真确认， 例如 MDC/MDIO 、IIC 、 PCI 、Localbus 电路中使用电感、电容使用合适 Q 值，可以通过仿真。 确认上电时序是否满足芯片手册和推荐电路要求。 确认下电时序是否满足芯片手册和推荐电路要求。 确认复位时序是否满足芯片手册和推荐电路要求。 单板按键开关设计，要防止长按按键，单板挂死问题，建议按键 开 关设计只产生一段短脉宽低电平。 复位信号设计 (1)依据芯片要求进行上下拉 (2)确认芯片复位的默认状态 (3) Peset 信号并联几十 PF 的电容滤波，优化信号质量。 (4)复位信号保证型号完整性。 所有接口和光模块默认处于复位状态。 不同电平标准互连，关注电压、输入输出门限、匹配方式。 详细审查各个芯片的功耗设计，计算出单板各个电压的最大功 耗， 选择有一定余量的电源。 热插拔电路要进行缓启动设计 小电压大电流(安培级)值电源输出端口的磁珠，需要考虑磁珠 压 降 板间电源连接器通流能力及压降留有预量 扣板与母板插座网络标识是否一致，前后插卡连机器管脚信号要 一 一对应。 电平匹配 匹配电平 二级管 MOS 温感 244/245 244/245 时钟 时钟 时钟 时钟 时钟 时钟 DDR DDR DDR PHY PHY 一驱多信号要根据仿真结果进行阻抗匹配，确定是否加始端或末 端 匹配电阻 原理图设计要关注厂家器件资料的说明，输入输出都会有明确的 匹 配要求。 使用在控制、检测、电源合入等电路中的二极管，必须考虑二极 管 反向漏电流是否满足设计要求。 CMOS 器件未使用的输入 /输出管脚需按照器件手册要求处理，手 册 未要求的必须与厂家确认处理方式。 关键器件尤其的温度要进行监控 有上、下拉需要的信号在经过没有输出保持功能的总线驱动器后， 需要在总线驱动器的输入、输出端加上下拉。 244/245 如果不带保持功能，则必须将不用的输入管脚上下拉。 晶振管脚直接输出的信号禁止直接 1 驱多，多个负载会影响信号 质 量，建议采用 1 对 1 的方式。 晶体的 xt-out 和时钟驱动器相连需要 0402 串阻，阻值选择不能影 响 单板起震。 锁相环电路及参数的选取必须经过专项计算。 时钟环路滤波陶瓷电容优选 NPO 介质电容。 确认信号摆幅， jitter 等是否超出器件要求。 确认时钟器件在中心频率、工作电压、输出电平、占空比、相位 等 各项指标上能完全满足要求。 DDR 等存储器接口都要有时钟频率降额设计。 对于可靠性要求较高的单板建议在 RAM 开发中满足 ECC 设计规则 要求。 DDR 的 VTT 电源滤波要做到 Vtt 电阻和绿宝电容的搭配。 MDC/MDIO 采用一驱多的匹配方式，主器件经过串阻 - 》上拉电 阻 - 》 串阻到从器件，串阻要放置在两端。 1 对多的控制， PHY 需要预留地址信号，用于控制。 PHY PHY 散热器 I2C 电容 电容 电容 电容 特征阻