实验二CMOS集成逻辑门的参数测试.docx

1 2 3 2 3 4 5 CMOS 集成逻辑门的参数测试 一、实验目的 1、 了解 CMOS 集成门电路的基本性能和使用方法。 D 2、 学习CMOS 集成门电路主要参数的测试方法。二、仪器和用具 EEL-08 组件、示波器、直流数字电压表、毫安表、2 输入四与非门CD4011。三、实验原理 CMOS 逻辑门电路由PMOS 和NMOS 管组成。它具有功耗低电源电压范围广、输出逻辑电平摆幅大、输入阻抗高、制造工艺简单可靠性高等优点。 本实验所用CMOS 与非门型号为CD4011，是 2 输入端四与非门内部逻辑图及引脚排列如图 2.2－1(a)、(b)所示。 C ?U D D T T 1 2  U D D 14 13 12 11 10 9 8 F T A 3 1 2 3 4 5 6 7 BTU B T S S 4 （a） 1、 CMOS 与非门的逻辑功能 B  图 2.2-1 （b） 尽管CMOS 与非门内部电路结构与TTL 与非门不同，但它们的逻辑功能是完全一样的。 2、 CMOS 与非门的主要参数 CMOS 与非门主要参数的定义及测试方法与TTL 相仿。 （1）静态功耗 P D 导通功耗 P DL ? I U DL DD ，截止功耗 P DH ? I U DH DD 测试电路如图 2.2－2(a)、(b)所示。CMOS 电路的静态功耗非常低，一般为微瓦数量级。 A 2 3 4 5 1 2 3 ?12V ?12V I DH A B ?12V I D L A A B U o H o L （a） 输出高低电压U 和U OH OL  图 2.2-2 （b） 输出端不带任何负载时，当输入端全部接高电平 U 时，测得的输出电平就是U (=)0； OH OL 当输入端有一个为低电平时，测得的低电平就是U OH 拉电流和灌电流负载能力 （＝U DD） 图 2.2－3 所示电路中，输入端接低电平，输出端接拉电流负载R L 0.5V 时所对应的负载电流，即为I 。 OL ，调节R L ,当U OL 上升到 ?12V ?12V U V Ro R o R U V 1K? 100K? L o H ?12V U Ro V R o U V 1K? o L 100K? R L A B B （a）  图 2.2-3  （b） 3、 电压传输特性 CMOS 门电路电压传输特性的测试方法类似于TTL 门电路。图 2－4 为逐点测量电压传输特性的实验电路。 ?12 ?12V A R V U V U o i W 100K? 图 2.2-4 4、 平均传输延迟时间t pd 由于CMOS 电路的平均传输延迟时间远大于TTL 电路，所以可以用示波器直接进行测量， 图 2.2－5（a）为测量电路输入f? 100kHZ 方波信号，通过隔离门I 和延迟电容C 加到被测 门 II 的输入端，门 II 的输入、输出波形同时送到双踪示波器CH 和CH 的输入端，由示波 1 2 器可直接读出t 和t 如图 2.2－5 所示。 pdL pdH U i Y Y U A B o  0.5U m U m U Um m 隔离门 I 100 KHz C 200pF II 被测门 tpdL tpdH 1t ? 1 pd 2 （a） (t ? t pdL  ) pdH  图 2.2-5 （b） CMOS 与非门CD4011 的主要参数规范（U ＝10V） DD 静态电源电流? 5uA;(2).输出低电平 0.1V;(3).输出高电平 9.5V；(4).输出驱动电 流 I 300uA, I OL OH 300uA;(5).最大允许电压 18V；(6). 最小允许电压 3V；(7). 输出延迟时间t ＝300～150ns, t = 300～150ns；(8).输入电容 5pF pdH pdL 5、 CMOS 电路使用注意事项 （1）U 接电源正极，U DD SS 接电源负极（通常接地），电源绝对不容反接。 电源电压使用范围＋3V～＋18V，实验中一般要求使用＋12V 或＋5V 电源。工作在不同电源电压下的器件，其输出阻抗、工作速度和功耗等参数也会不同，在设计、使用中应引 起注意。 器件输入信号U i  ，要求U SS  ? U ? U i DD  范围内。 闲置输入端一律不准悬空，输入端悬空,不仅会造成逻辑混乱，而且容易损坏器件。闲置输入端的处理方法： 按照逻辑要求，直接接U 或U . DD SS 工作速度不高的电路中允许与有用输入端并联使用。 输出端不允许直接与U 或U DD SS 连接，否则将导致器件损坏。 除三态器件外，不允许几个器件输出端并联使用。为了增加驱动能力，不允许把同。 电烙铁和测试仪器外壳必须良好接地。 若信号源