verilog课件硬件描述语言1绪论.pptxVIP

西安邮电学院计算机系 Verilog HDL 硬件设计基础 电子工程学院 微电子学系 刘镇弢 三号实验楼501室 教学安排 总学时：48，讲课：32学时，实验：16学时 实验一：熟悉modelsim 2 学时 实验二：选择器、比较器、计数器 4 学时 实验三：CPU接口设计 4 学时 实验四：先行进位加法器设计 2 学时 实验五：序列检测/交通控制灯 4 学时 教材：《verilog HDL 数字设计与综合》samir palnitkar著， 夏宇闻等译，电子工业出版社 《Verilog数字系统设计教程 》夏宇闻编， 北京航空航天大学出版社 课程简介 本课程学习利用硬件描述语言（Verilog HDL）设计复杂数字逻辑电路与系统的技术和方法。重点介绍有关Verilog HDL建模、仿真、综合以及TOP_DOWN设计流程等现代设计思想、技术和方法。 教学方式及考核 教学方式 – 课堂讲授 – 实验 考核规则 – 实验 20% – 期末考试 70% –