2022年微机原理与接口技术教学汇总.pptx

;第1章 微型计算机的基础知识;3;1.1 微型计算机的发展及概述 ;5;6;7;8;9;10;11;12;13;14;15;16;17;18;19;20;21;22;23;24;1.2 微型计算机中信息的表示及运算基础;26;27;28;29;30;31;32;33;34;35;36;37;38;39;40;41;42;43;44;45;46;47;48;49;50;51;52;53;54;55;56;57;58;1.3 几种进制之间的相互转换;60;61;62;63;64;65;66;67;第2章 微处理器系统结构 ; 本章主要介绍： 微处理器（CPU）的内部结构及功能; Intel 8086微处理器工作模式、引脚信号； 堆栈。 重点是8086 CPU的内部结构、引脚信号以及堆栈。 ;微处理器（CPU）由下列主要部分组成： 算术逻辑单元 ALU 控制器 寄存器阵列 总线和总线缓冲器 高性能的CPU还有：指令预取部件，指令译码部件、 地址形成部件、存储器管理部件等。 ;一、算术逻辑运算单元（ALU）;一、算术逻辑运算单元（ALU）（续）;一、算术逻辑运算单元（ALU）（续）;一、算术逻辑运算单元（ALU）（续）;一、算术逻辑运算单元（ALU）（续）;二、控制器;二、控制器（续）;二、控制器（续）; M1 机器周期;三、总线与总线（缓冲器）部件;三、总线与总线（缓冲器）部件（续）;三、总线与总线（缓冲器）部件（续）;三、总线与总线（缓冲器）部件（续）;三、总线与总线（缓冲器）部件（续）;四、寄存器阵列（Register Array）;四、寄存器阵列（Register Array） （续）;四、寄存器阵列（Register Array） （续）;88; 1. 通用REG组 AX 主累加器 BX 累加器或基址REG CX 累加器或计数器 DX 累加器或I/O地址REG; 2. 指针与变址REG组 堆栈指针 基址指针 源变址器 目的变址器; 3. 段REG组 代码段 数据段 堆栈段 附加段 段REG是存放内存地址的高位地址，地址形成是由段寄存器地址左移4位加上对应的偏移量。;例如：被取指令的地址为CS左移4位加上IP的值。 若CS =2000H，IP=0100H，则指令地址为 2 0 0 0 0 H + 0 1 0 0 H ——————— 2 0 1 0 0 H SS段与SP或BP对应； DS/ES与SI、DI、BX等结合使用，串操作时有约 定。;4. 控制REG 指令指针