计算机组成原理实验指导书.doc

PAGE 102 PAGE 101 计算机组成原理实验指导 肖铁军 年 月 说明 本实验指导资料与清华大学出版社出版的《计算机组成原理：微课视频版》第3版（ISBN：978-7-302-58329-5）配套。如果从指令集架构的角度，第3版教材包含了两条线索，一条线是改进第二版的CISC，第二条线是新增加的RISC。本实验指导资料主要是针对CISC这条线。 RISC条线的实验，作者在中国大学MOOC平台上开设了“计算机组成与CPU设计实验”这门课，以RISC-V 为目标，用Verilog HDL进行从逻辑电路到CPU的硬件设计。希望了解该条线的读者，可从慕课中了解从逻辑电路到CPU设计的完整实验方案。 CISC条线的实验，以JUC-3教学模型机为实例，课程实验部分以计算机部件的原理验证为主，课程设计部分以微程序设计为主。本文档只是实验部分，课程设计指导有另外的文档。本文档说明了实验设计的思路，提供给教师作为参考素材，同时配有完整的Verilog/SystemVerilog源代码以及部分教学视频。 实验工具和环境 概述 支持Intel（原Altera）和Xilinx两大主流FPGA。目前已经适配的实验板和FPGA： 实验板 FPGA芯片 WeLab远程实验板 Altera Cyclone IV E 口袋实验板 Altera Cyclone IV E Terasic DE2-115 Altera Cyclone II Digilent Nexys4DDR Xilinx Artix-7 三种实验软件可用： WeLab远程FPGA虚拟实验平台 JULAB虚拟实验软件 WeLab 本地实验软件（测试版） 虚拟实验 以真实的FPGA电路板为基础，通过软件虚拟出丰富的实验界面，用户通过虚拟面板操作真实的实验板。 目前虚拟面板支持的常规虚拟元件有36个拨动开关、20个按键、36个LED指示灯以及8个七段数码管；还支持可自定义数量的数据框和信号框，用于较复杂的CPU实验。 FPGA设计工具 简单介绍基本设计流程。本实验指导以验证性实验为主，设计环节了解大致流程即可。 除了Quartus Prime和Vivado软件，可以介绍仅用于加载电路文件到FPGA的编程器软件，Quartus Programmer和Vivado Lab Edition，另外Digilent有一个软件Adept，体积小、使用简单，可以介绍。 实验软件 JULAB实验软件是最初的本地实验软件；WeLab远程FPGA实验平台是最新开发的实验平台；WeLab本地实验软件目前还是测试版。 文件互用兼容性： 实验类型 扩展文件名 用途 WeLab远程 JULAB WeLab本地 备注 逻辑电路实验 .jvp 虚拟面板 √ √ 逻辑电路实验 .vp; .vpl 虚拟面板 √ CPU实验 .jvp 虚拟面板 √ CPU实验 .cpu 虚拟面板 √ CPU实验 .jcm; .jmm; .jai 数据文件 √ √ CPU实验 .cmc; .mmc; .ai 数据文件 √ 简单归纳下，字母j开头的是远程实验平台的最新文件格式，JULAB软件已经在数据文件上兼容新格式，但是虚拟面板尚未兼容。WeLab USB本地实验软件仅支持逻辑电路实验，可以弥补JULAB不兼容性jvp的问题。 分别介绍三种实验系统的基本操作。不要写成手册，从实验流程的角度编写。 实验项目 （每个实验做什么基本已定，原理部分文字还需补充，实验任务还需推敲） 基本组合逻辑电路 实验目的 熟悉虚拟实验软件及其基本操作；熟悉FPGA设计软件的使用方法； 理解总线的三态传输特性。 实验原理 本项目包含3个基本的组合逻辑实验。 三态门 实验原理图如 REF _Ref251764661 \h _x0001_ 图 STYLEREF 1 \s 2.1， 图 STYLEREF 1 \s 2. SEQ 图 \* ARABIC \s 1 1 三态门实验原理图 多路选择器 图 STYLEREF 1 \s 2. SEQ 图 \* ARABIC \s 1 2 多路选择器实验原理图 七段译码器 图 STYLEREF 1 \s 2. SEQ 图 \* ARABIC \s 1 3 七段译码器实验原理图 实验任务 理解三态门的特性和正确用法。 特别地，考虑以下问题。 （1）如果有2个或2个以上的三态门同时打开，会有什么问题？ （2）三态门全都关闭时，输出LED显示是什么？和你的设想是否一样？ 理解多路选择器的用法 分析与三态门的结果有什么不同。 在实际应用中哪些情况可以用多路器的方案代替三态门。 七段译码器 基本时序逻辑电路 实验目的 理解数据寄存器、移位寄存器和计数器的工作特性； 实验原理 图 STYLEREF 1 \s 2.