原创力文档- 296
- 0
- 约小于1千字
- 约 2页
- 2022-10-04 发布于江苏
- 举报
PAGE
PAGE 1
1. 二进制同步加法计数器
1. 二进制同步加法计数器 74LS161
图 3-1 74LS161 管脚图和逻辑功能示意图
集成芯片 74LS161 是由四个主从 J-K 触发器构成二进制同步加法计数
器，图中：D 、D 、D 、D 为触发器输入端，Q 、Q 、Q 、Q 为触发器输出
3 2 1 0 3 2 1 0
端；CP 时钟上升沿有效；R 为异步清零端，低电平有效；L 为同步预置
D D
实验目的：
1．熟悉任意进制计数器的工作原理及其设计方法。
1．熟悉任意进制计数器的工作原理及其设计方法。
2．熟悉中规模集成电路计数器 74LS161、74LS290
文档评论（0）