- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一颗芯片从构想到完成电路设计的过程是怎样的
如果只是科普大流程的话,从 199X 年硅片的制作流程就没怎么变过,唯一
对芯片设计造成比较大的影响的是随着MOS 管变小增加的Design Rule 。
我来简单的说一下模拟电路和数字电路设计/制作方面的差别吧:
首先明确一点:所有的ASIC (Application-Specific Integrated Circuit ),也即应用芯片,都
是有一个Design 的目的,如果是在工厂里就是乙方提的要求;在PhD 生涯里就是老板布
置的活...
要成功通关,待我细细道来:
小怪:数字电路电路图推荐武器:Verilog
数字电路一般用Verilog 写,主要是因为方便(我才不告诉你我手动垒Standard Cell 呢)。
比如说CPU 级别的芯片,动辄上亿的MOS 管, 就算一秒画一个,不计连线时间,你得
画38 个月。
小怪:数字电路仿真推荐武器:VCS ,MMSIM
写完了Verilog,就要跑数字仿真了。一般会用到Synopsys 的VCS 或者Mentor Graphics
的MMSIM 之类的。
这个仿真非常快,因为每一个MOS 管都被看成是开关,然后加上一些非常粗糙的模拟
来的延迟时间,目的是看你写出来的玩意能不能正常工作。
小怪:模拟电路电路图推荐武器:Cadence (允许准确击打),SPICE (自由度高,可长可
短)等
这个就比较复杂了。因为模拟电路的自由度非常高! 比方说,一个MOS 管在数字电路条
件下就是一个开关,但是在模拟电路里面,根据栅极电压和电路结构不一样,分分钟完成:
开路-大电阻-放大器- 电流源-导通各种功能。所以呢,模拟电路基本就得手画了。
小怪:模拟电路仿真推荐武器:Spectre (精度最高),HSPICE,PSpice,HFSS 等注:最
好跟打小怪,模拟电路电路图小怪用一样的武器
原创力文档


文档评论(0)