bitADC内核带有内置采样保持电路ns的转换.ppt

第8章 模数转换（ADC)模块 8.1 ADC模块的特性 （1）10bit ADC内核，带有内置采样-保持电路。 （2）375ns的转换时间。 （3）16个模拟输入通道。 （4）对16路模拟量进行“自动排序”。 （5）2个独立的8状态排序器（SEQ1和SEQ2）－双排 序器，或级联为16个状态排序器模式（SEQ）－单 排序器。 （6）在给定的排序模式下，4个排序控制器 （CHSELSEQn）决定模拟通道的转换顺序。 ;（7）16个存放结果的寄存器（RESULT0?RESULT15)。 （8）有多个启动ADC转换的触发源如下： * 软件启动 * EVA事件管理器启动（比较匹配、周期匹配、下溢、CAP3） * EVB事件管理器启动（比较匹配、周期匹配、下溢、CAP6） * ADC的SOC引脚启动（与XINT2引脚共用）;（9）EVA和EVB可分别独立地触发SEQ1和SEQ2（仅用于双排序器模式） （10）采样/保持时间有单独的预定标控制。 （11）LF240x/240xA DSP的ADC模块和24x的ADC模块不兼容。 ;ADC模块的寄存器如表8-1所示： 表8-1 ADC模块的寄存器 地址 寄存器 名称 70A