时序逻辑电路课件.pptVIP

1 1 0 1 并行输出 1 1 0 1 4 1 1 0 1 0 3 1 0 1 0 0 2 0 1 0 0 0 1 1 0 0 0 0 初始 输入数据 Q0 Q1 Q2 Q3 移位脉冲 单向移位寄存器中数码移动情况 CP D0 Q0 Q1 Q2 Q3 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 3 1 2 4 5 7 8 6 时序图： 设输入数码为1011 Q3 D F3 R S D F2 R S D F1 R S D F0 R S D2 D3 D1 D0 Q0 Q2 Q1 清 “0” 串行输入 移位脉冲 送数 串行输出 并行输入 例2：串行或并行输入，串行输出的移位寄存器电路。 设输入数据为1101 清“0” 送数 3 1 2 4 移位 Q0 1 Q1 0 1 Q3 1 1 1 0 Q2 1 0 1 ① 并行输入、串行输出时序图： ② 串行输入、串行输出同例1。 二） 集成移位寄存器 1. 74HC164：串行输入 并行输出8位移位寄存器 Q5 Q7 Q6 Q4 Q3 Q2 Q1 Q0 A B C R 74HC164 ① 可控串行数据输入端A、B 当A或B任意一个为低电平时，则禁止另一串行数据输入，且在时钟端CP上升沿作用下Q0n+1为低电平。 当A或B有一个为高电平