英特尔® MAX® 10 外部内存接口用户指南.pdf

下载文档

2
0
约17.32万字
约 44页
2022-12-26 发布于广东
举报
版权申诉
保障服务

英特尔® MAX® 10 外部内存接口用户指南.pdf

1、本文档共44页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

® ® Intel MAX 10 External Memory Interface User Guide ® ® Updated for Intel Quartus Prime Design Suite: 21.1 Online Version ID: 683087 Send Feedback UG-M10EMI Version: 2022.10.31 Contents Contents ® ® 1. Intel MAX 10 External Memory Interface Overview4 1.1. Intel MAX 10 External Memory Interface Support and Performance5 2. Intel MAX 10 External Memory Interface Architecture and Features6 2.1. Intel MAX 10 I/O Banks for External Memory Interface 6 2.2. Intel MAX 10 DQ/DQS Groups 7 2.3. Intel MAX 10 External Memory Interfaces Maximum Width 8 2.4. Intel MAX 10 Memory Controller 9 2.5. Intel MAX 10 External Memory Read Datapath 10 2.5.1. DDR Input Registers11 2.6. Intel MAX 10 External Memory Write Datapath12 2.6.1. DDR Output Registers12 2.7. Intel MAX 10 Address/Command Path13 2.8. Intel MAX 10 PHY Clock (PHYCLK) Network14 2.9. Phase Detector for VT Tracking 14 2.10. On-Chip Termination15 2.11. Phase-Locked Loop15 2.12. Intel MAX 10 Low Power Feature 16 3. Intel MAX 10 External Memory Interface Design Considerations 17 3.1. Intel MAX 10 DDR2 and DDR3 Design Considerations17 3.1.1. DDR2/DDR3 External Memory Interface Pins17 3.1.2. DDR2/DDR3 Recommended Termination Schemes for Intel MAX 10 Devices19 3.2. LPDDR2 Design Considerations 20 3.2.1. LPDDR2 External Memory Interface Pins 20 3.2.2. LPPDDR2 Power Supply Variation Constraint 22 3.2.3. LPDDR2 Recommended Termination Schemes for Intel M