数字逻辑电路.docxVIP

二、填空题 1、组合逻辑电路在结构上不存在输出到输入的 反馈 ，且电路的输出与_历史 输入状态无关。 2、采用一对一法进行状态编码时，10 个状态需要用 4 个触发器实现。 3、利用并项法 A ? A ? 1， ABC ? ABC 的简化表达式为 AC 。 4、锁存器或触发器再电路上具有两个稳定的物理状态，我们把输入信号变化之前的状态称为 现态 ，输入信号变化后的状态称为 次态 。 5、与电平触发的主从触发器相比， 边沿 触发器的抗干扰能力较强。 6. 同步RS 触发器的特性方程中约束条件R·S=0，所以它的输入信号不能同时为 1 。 7、用计数器产生 110010 序列，至少需要 6 个触发