数字逻辑电路课设—简易数字钟设计.docxVIP

数字逻辑电路课程设计报告 多功能数组钟设计 一、 设计要求： 通过 Maxplus II 使用 VHDL 语言编写设计一款多功能数字钟，具体功能如下： 1、 时钟时，分，秒分别显示且能正确计数。 2、 整点报时，时钟在将要到达整点的最后十秒，给予蜂鸣提示。 3、 校时，可以通过相应开关按钮对时钟的时分秒进行调整。 4、 闹钟，用户可以预设闹铃时刻，当时间到达该时刻时，发出蜂鸣提示。 二、 总体设计： 1、 设计框图： 高 高 频输 入 分频模块 时校对 分校对 秒校对 时计时模块 分计时模块 秒计时模块 报时模块 位选模块 扬声器 显示数码管 2、 外部输入输出要求： 外部输入要求：输入信号有