教学课件：第12章 触发器与时序逻辑电路.ppt

第12章 触发器与时序逻辑电路 学习要点 触发器的工作原理及逻辑功能 计数器、寄存器等中规模集成电路的逻辑功能和使用方法。 555定时器的工作原理及其应用 12.1 触 发 器12.1.1 RS触发器12.1.2 JK触发器 12.1.3 D触发器12.1.4 T触发器及T?触发器返回 2．集成JK触发器 74LS112每个JK触发器的真值表 例12.3 如图12-12所示为某D触发器CP 、D端的输入波形。若D触发器的初态为0，时钟脉冲CP为下降沿触发。试画出与之对应的输出端Q和的波形。 解：触发器的次态只取决于CP脉冲下降沿到来时D端的状态，与该时刻前、后D端的状态无关，Q端的波形如图12-12所示。 各引脚功能如下：CP：时钟输入端；D：数据输入端； Q、 ：数据输出端；　 ：直接复位端；　 ：直接置位端； UCC：电源；GND：地。 ① 当CP下降沿到来时，若T = 0时，相当于J = 0、K = 0，触发器维持原状态不变，即Qn+1 =Qn。 ② 当CP下降沿到来时，若T = 1时，相当于J = 1、K = 1，触发器翻转，即Qn+1=，即T = 1时，每来一个CP脉冲，触发器状态翻转一次，为计数工作状态；T=0时，保持原状态不变。具有可控制的计数功能。 12.2 计数器能够记忆输入脉冲个数的电路称为计数器。 计数器可按以下几种情况分类。按计数体制分：二进制、任意进制计数器（常用十进制计数器）。按计数器中的数字增减分：加计数器、减计数器、加/减（可逆）计数器。按计数器中的触发器是否同时翻转分：异步计数器和同步计数器。 计数器在计数前先清零，即Q2Q1Q0=000。计数器在计数脉冲的作用下，其状态从000变到111，再回到000。按照3位二进制加法计数规律循环计数，最多计8个状态。3个触发器输出Q2Q1Q0即为3位二进制数 。 12.2.2 十进制计数器 1、一位同步十进制加法计数器 为了提高计数速度，将计数脉冲同时引至各位触发器的控制端CP，使每个触发器的状态变化与计数脉冲同步，这种计数器称为同步计数器。 4位二进制计数器有16个稳定状态（0000~1111），可用其中的10个状态分别对应每1位十进制数的0~9十个数码。这种用一组4位二进制数来表示1位十进制数的编码方式称BCD码。常用的BCD码是“8421”码，它用0000~1111 中的前10种状态（0000~1001）表示0~9十个数码。8421码十进制加法计数器的状态表见表12-9所示。 1．集成异步计数器 常用的TTL型集成异步计数器芯片很多。这里介绍典型集成异步十进制计数器芯片74LS290 （74LS90仅管脚排列不同）的逻辑功能及其应用。 74LS290是常见的异步二-五-十进制计数器，也称十进制计数器。其内部电路如图12-23（a）所示，它由4个触发器组成，其中由F0构成二进制计数器、由F1、F2、F3共同构成五进制计数器，能实现异步二进制、五进制、十进制计数功能。通过变换外部电路它可以灵活地组成其他各种进制的计数器。图12-23（b）、（c）为74LS290芯片的管脚排列图及逻辑功能示意图。 74LS290的逻辑功能表 1．存放数据无论寄存器中原来的内容是什么，只要寄存控制脉冲CP上升沿到来，加在并行数据输入端的数据D3 ～ D0 ，就立即被送入进寄存器中 这种只能同时输入各位数据（并行输入）、同时输出各位数据（并行输出数据）的寄存器称为并行输入、并行输出数码寄存器。 12.3.2 移位寄存器 寄存器中存放的各种数据有时需要在CP脉冲的控制下依次移位，以满足数据处理的需求。能进行移位操作的寄存器称为移位寄存器。在移位脉冲的作用下，寄存器中各位的内容可依次向左或向右移动。移位寄存器可分为单向移位寄存器和双向移位寄存器。 由D触发器构成的4位右移寄存器如图12-26所示。 2、集成移位寄存器 74LS194为4位双向移位寄存器集成产品，其各引脚排列图如图12-27所示。 功能说明如下。（1）清零 =0时各位触发器清零。即Q0Q1Q2Q3=0000。（2）保持当M1M0=00或静态（CP脉冲无效）时，移位寄存器处于保持状态。（3）正常工作右移：当M1M0=01时，串行输入数据DSR在时钟脉冲的作用下，依次送入各触发器，即DSR→Q0→Q1→Q2→Q3。左移：当M1M0=10时，串行输入数据DSL在时钟脉冲的作用下，依次送入各触发器，即DSL→Q3→Q2→Q1→Q0。并行置数：当M1M0=11时，在时钟脉冲的作用